第5章 锁存器和触发器(修改)综述.ppt

5 锁存器和触发器;基本要求;逻辑电路;1、时序逻辑电路与锁存器、触发器：;输出有两种可能的状态：0(0态）、1（1态）; 不同点：;5.1 双稳态存储单元电路;5.1 双稳态存储单元电路;;2、数字逻辑分析;3. 模拟特性分析;5.2.1 SR 锁存器;5.2.1 SR 锁存器;1) 工作原理;无论初态Q n为0或1，锁存器的次态为为1态。 信号消失后新的状态将被记忆下来。;无论初态Q n为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。;;3）功能表;4）工作波形;4）用与非门构成的基本SR锁存器; 例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。 ;;2. 逻辑门控SR锁存器;2、工作原理;的波形。 ;主要特点;5.2.2 D 锁存器;;2. 传输门控D锁存器;;3. D锁存器的动态特性;74HC/HCT373 八D锁存器;74HC/HCT373的功能表;5.3 触发器的电路结构和工作原理;5.3 触发器的电路结构和工作原理;5.3 触发器的电路结构和工作原???;;(2) CP由0跳变到1 : 204 ;。; 74HC/HCT74的功能表;5.3.2 维持阻塞触发器; ; ;; ;工作波形;2. 典型集成电路-----74LS74 ;5.3.4 触发器的动态特性;保持时间tH ：保证D状态可靠地传送到Q;5.3.3 利用传输延迟的触发器（JK触发器）;5.3.3 利用传输延迟的触发器（JK触发器）;5.3.3 利用传输延迟的触发器（JK触发器）;5.3.3 利用传输延迟的触发器（JK触发器）;5.4.1 D 触发器 ;5.4 触发器的逻辑功能 506;5.4.1 D 触发器 ;;2.特性方程;5.4.2 JK 触发器 ; 例5.4.1 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。;5.4.3 T触发器 ;4. T′触发器;5.4.4 SR 触发器 204;5.3.4 D触发器功能的转换;2. D 触发器构成 T 触发器;3. D 触发器构成 T 触发器;