MOS器件物理基本.ppt

Chapter 2 MOS器件物理基础 本章内容 MOSFET 的I-V 特性 MOSFET 的二级效应 MOSFET 的结构电容 MOSFET 的小信号模型 绝缘栅型场效应管 2.2.2 I/V特性推导 跨导gm的定义 gm是指在一定的VDS下，ID对VGS的变化率。 gm代表了器件的灵敏度：对于一个大的gm来说，VGS的一个微小的改变将会引起ID产生很大的变化。 gm的变形表达式 将式两边平方得 所以 将乘以一个（VGS-VTH）,除以一个（VGS-VTH）得 提高gm的有效方法 提高载流子的沟道迁移率,选用高迁移率的材料,并使用迁移率高的晶面. 制作高质量、尽可能薄的栅氧化层; 尽可能使用宽长比比较大的图形; 减小源、漏区体电阻和欧姆接触电阻以减小串连电阻,因为 2.3 二级效应 2.3.1 体效应 通常,NMOS的源极和P型衬底相连,处于同一电位,如图(a)所示. 2.3.2 沟长调制效应 2.3.3 亚阈值导电性 VGSVTH，器件处于弱反型区。VDS200mV后，饱和区ID-VGS平方律的特性变为指数的关系: 2.4.2 MOS器件电容 寄生电容模型参数 Cox: 栅-沟道单位面积氧化层电容 Cj: 单位结面积电容,与电压有关 Cjsw: PN结单位周长侧面电容 Cov: 单位栅宽覆盖电容 耗尽层单位面积电容由工艺参数算得 作业 课后习题2.3, 2.4 2.4.3 MOS Small-Signal Models  C1,栅和沟道之间的氧化层电容 C2,衬底和沟道之间的耗尽层电容 C3,C4,多晶硅栅与源漏的交叠电容 C5,C6,源/漏区与衬底间的结电容 于是我们可算出图中C1-C6 分别为: E W 由 可知： VDS1 VG 0 X1 2.2.4 MOS管在饱和区的跨导 当 时，漏极电流怎样变化呢？ 时， ，此时认为沟道夹断 (pinch off ). 的增大向源端移动。 VDS2VDS1 VG 0 X2 时,夹断点随着 , 沟道在 处夹断. 若 ,则 与 无关. 由 时 , 相对恒定，器件工作在饱和区。 (2.10) (2.10) ＊式(2.6),(2.10) 为analog CMOS design 的最基本的方程式. (2.6) 它们描述了ID与工艺常数 ,器件尺寸W和L以及栅和漏相对于源的电位之间的关系. 若 ，可以得到 不同VGS下漏电流曲线为: 对于PMOS器件,其在三极管区和饱和区的电流方程分别表示为 若 ,那么工作在饱和区的MOSFET构成一个 连接源和漏的电流源,如图2.17所示. 当MOS器件处于饱和区时,沟道被夹断.当VDS增大时,夹断点向S方向移动，沟道长度由L变成了L′,故饱和区电流方程中L应用L′取代,但当L较大, VDS不是很高时,我们仍以L作为MOS管的沟长. (2.11) (2.12) (2.13) 根据gm的表达式,我们可以得到如图2.18所示的曲线,它反映了gm随某一参数变化的特性. 怎样区分饱和区和三极管区? 当栅压和漏压之差不足以形成反型层时,沟道被夹断,器件工作在饱和区. 对NMOS: 对PMOS: ＊Triode 区又称非饱和区或线性电阻区； ＊Saturation 区又称饱和区； ＊cut off 区又称截止区； ＊Overdrive Voltage 有时也称Vod，它的表达式为 有关的重要术语和概念： ＊aspect ratio W/L ＊对应沟道刚刚pinch off 的情况: ＊如果D端电位增加，则沟道pinch off 的情况变为: 但在实际电路中（特别是Analog电路中），一些器件会处于源极和衬底电位分离的状态。例如衬底接地，源极电位高于衬底；或源极接地，衬底接上负电位，如图(b)所示: (a) (b) 的作用，衬底吸走更多的空穴，在沟道处留下更多不可动的负离子，由于栅的镜像作用，栅上出现更多的正电荷，这表明衬底在反型前 被提高了，也就是阈值电压 提高了. 以源极接地，衬底接负电位为例： 假设 , 在反型沟道出现之前( )，沟道处由于栅极电压出现耗尽层。 时，耗尽层中的电荷数量少些； 当 后,由于 这被称为body effect 或back gate effect 或substrate bia effect. (源