计算机组成与系统结构实验报告1教程.doc

评语: 课中检查完成的题号及题数： 课后完成的题号与题数： 成绩: 自评成绩: 95 实验报告 实验名称： 基于Verilog语言的运算器和存储器 设计与实现 日期： 2015.11.2 班级：学号： 2013302534 姓名： 杨添文 一、实验目的：2、 3、RAM 工作特性及数据的读写方法。 二、实验内容： 2、静态随机存储器实验。 三、项目要求及分析： 1、 要求：验证和实现运算器的数据运算功能。这些运算除了常规的加、减、乘、除等基本的算术运算之外,还包括能进行“逻辑判断”的逻辑处理能力,即“与”、“或”、“非”这样的基本逻辑运算以及数据的比较、移位等操作。 分析： （运算器原理图如下图所示 A 和暂存器B，三个部件同时接受来自A 和B 的数据，各部件对操作数进行何种运算由控制信号S3…S0来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。如果是算术运算，还将置进位标志FC，在运算结果输出前，置ALU 零标志。 （ALU 和外围电路的连接如下图所示：（图中的小方框代表排针座） （ 运算类型 S3S2S1S0 功能 逻辑运算 0 0 0 0 F=A （直通） 0 0 0 1 F=B （直通） 0 0 1 0 F=AB （FZ） 0 0 1 1 F=A+B （FZ） 0 1 0 0 F=/A （FZ） 移位运算 0 1 0 1 F=A逻辑右移B（取低3位）位 （FZ） 0 1 1 0 F=A逻辑左移B（取低3位）位 （FZ） 0 1 1 1 F=A算术右移B（取低3位）位 （FZ） 1 0 0 0 F=A循环右移B（取低3位）位 （FZ） 算术运算 1 0 0 1 F=A加B （FC，FZ） 1 0 1 0 F=A加B加Cn （FC，FZ） 1 0 1 1 F=A减B （FC，FZ） 1 1 0 0 F=A减1 （FC，FZ） 1 10 1 F=A加1 （FC，FZ） 1 1 1 0 （保留） 1 1 1 1 （保留） 2、静态随机存储器实验： 要求：实现静态随机存储器的读写操作， 分析： 存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0 的内容。地址线接至地址总线，地址总线上接有8 个LED 灯显示A7…A0 的内容，地址由地址锁存器（74LS273，位于PCAR 单元）给出。数据开关（位于IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8 位，接入6116 的地址A7…A0，6116 的高三位地址A10…A8 接地，所以其实际容量为256 字节。 （） 功能 1 0 0 0 X 1 0 0 X 0 1 0 不选择 读 写 写 IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1 时为读，WR=1 时为写。 四、具体实现： 基本运算器实验: (1) 按下图连接实验电路，并检查无误。图中将用户需要连接的信号用圆圈标明（其它实验相同）。 (2) 将时序单元的状态开关置为‘单步’档,MEM 单元的编程开关置为‘运行’档。 (3) 打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。然后按动CON 单元的CLR 按钮，将运算器的A、B 和FC、FZ清零。 (4) 用输入开关向暂存器A 置数。 ① 拨动CON 单元的SD27…SD20 数据开关，形成二进制或其它数值），数据显示亮为‘1’，灭为‘0’。 ② 置LDA=1，LDB=0，按动时序单元的TS 按钮，产生一个T2 上沿，则将二进制入暂存器A 中，暂存器A 的值通过ALU 单元的A7…A0 八位LED 灯显示。 (5) 用输入开关向暂存器B 置数。 ① 拨动CON 单元的SD27…SD20 数据开关，形成二进制或其它数值）。 ② 置LDA=0，LDB=1，按动时序单元的TS 按钮，产生一个T2 上沿，则将二进制入暂存器B 中，暂存器B 的值通过ALU 单元的