8253脉冲计数器分频器设计.docVIP

湖南科技大学 微机原理与接口技术课程设计 8253的脉冲计数器/分频器设计 学院 潇湘学院 班级 通信一班 学号 姓名 引言 在计算机系统中往往需要一些时钟，以便实现定时控制或延迟控制。如定时扫描，定时中断，定时检测，定时刷新，系统日历时钟以及喇叭发生的声源等。对外部事件进行记录，也是各种微机应用所常用的，因此往往需要一些计数器。而定时功能通常是通过记数来实现的，当计数器的输入脉冲为固定频率的信号时，计数器就有了定时功能，因此一般定时器和计数器融为一体。8253脉冲计数器/分频器就具有这样的功能。 微机原理和接口技术是一门实践性强的学科，不但要求有较高的理论水平，而且还要求有实际的动手能力，其中很多的原量、规则、现象等仅仅靠学习教科书是无法完全掌握的，必须通过实践才能比较直观和深刻的理解。/分频器设计，设计的基本目的是： （1）设计一个能对2MHZ 以下的脉冲信号进行分频的器件。 （2）分频系数由试验箱中的K1~K8逻辑开关控制输入 （3）由LED数码管显示分频系数，为简便设计本次设计只使用四个数码管，即分频系数最大值为9999（十进制） 2.工作原理 实现定时的方法可分为软件定时和硬件定时两种。软件定时就是让机器执行一个程序段，这个程序段本身并没有具体的执行目的，但由于执行每一条指令都需要一定的时间，则执行一个已定的程序段就需要一个固定的时间。软件定时的优点是不需要增加硬件设备，且定时时间改变灵活，只要改变子程序的执行时间即可。 硬件定时又分为不可编程硬件定时和可编程硬件定时。对不可编程的硬件定时方法，可采用如定时器555外接定时部件构成。这种定时的优点是电路一般比较简单，定时期间不占用CPU资源。可编程的计数器是为了方便计算机系统的设计和应用而研制的，很容易和系统总线连接。 8253的记数初值是决定记数次序的，根据输出信号的不同，计算方法可分为两种情况。 当输出信号为连续的周期波时：假设计数器输入信号CLK的频率为F（CLK），要求OUT端输出信号的频率为F（OUT），则记数初值N的计算公式为： N=F（CLK）/F（OUT） 当计数器工作在一次性有效的定时方式时：如希望的定时时间为T，则记数初值N的计算公式为： N=F（CLK）*T 3.实验内容 8253A的A0、A1接系统地址总线A0、A1，故8253A 有四个端口地址，。8253A的片选地址为48H~ 4FH。 因此， 本实验仪中的8253A四个端口地址为48H、49H、4AH、4BH，分别对应通道0、通道1、通道2和控制字。采用8253A通道0，工作在方式3(方波发生器方式)，输入时钟CLK0 为1MHZ， 输出OUTO 要求为1KHZ的方波，并要求用接在GATE0引脚上的导线是接地(0电平)或甩空(1电平)来观察GATE对计数器的控制作用，用示波器观察输出波形。当我们改变记数初值是再观察波形的变化。 (1)8253功能介绍 8253是可编程的计数器/定时器,其内部有三个独立的16位计数器/定时器通道,每个计数器通道均可按6种不同的方式工作,并且都可以按二进制或十进制计数。其CLK0～CLK2是计数器0～2的时钟脉冲输入端, GATE0～GATE2是门控脉冲输入端, OUT0～OUT2是输出端及内部结构见左图。 A1 A0:用来选择计数器和控制寄存器 D0-D7:三态数据线，和数据总线相连 GATE0 1 2:门控输入端，对应相同号计数 CS：片选端，低电平有效 WR：写信号输入端，低电平有效 RD：读信号输入端，低电平有效 CLK0 1 2：各计数器时钟信号输入端 OUT0 1 2：相应计数器输入端 （2）8253的工作方式 方式0 :又称计数结束产生中断工作方式。当程序将工作方式控制字写入控制字寄存器时,计数器的输出端OUT 立即变为低电平。在计数初值写入该计数器后,输出仍将保持为低电平。当门控信号GATE 为高电平时,计数器对输入端CLK的输入脉冲开始作减一计数,当计数器从初值减为0 时,输出端OUT由低电平变为高电平,该输出信号可作为向CPU 发出的中