数字电子技术课程设计报告电子版.doc

吉林建筑大学 电气与电子信息工程学院 数字电子技术课程设计报告 设计题目： 多功能数字时钟的电路设计 专业班级： 自动化141 学生姓名： 张海昌 学 号： 201410576 指导教师： 韦大川 设计时间： 2016.06.20－2015.07.1 多功能数字时钟的电路设计报告 一、设计目的 1.掌握数字钟的设计、组装与调试方法。 2.熟悉集成电路的使用方法。 3. 学习一个EDA电子辅助设计软件－MultiSim12 。 4. 学习MultiSim12的基本操作。 5. 功能设计模块化 二、设计原理 由振荡器产生高稳定的高频脉冲信号，作为数字钟的时间基准（系统时钟），再经分频器输出标准秒脉冲信号。秒计数器计满60后向分计数器进位，分计数器计满60后重新开始计时。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校分。 三、设计过程 1.方案设计与论证 电路框图： 统原理框图： 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。同时必需以标准的1HZ时间信号作为时钟驱动。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。 图 1 系统原理框图 ⑴.晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵.分频器电路：分频器电路将32768HZ的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ⑶.时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。 ⑷.译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑸.整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示 单元电路设计、参数计算和元器件的选择 2.1由555定时器构成的1Hz秒时钟信号发生器。 由下面的电路图产生1Hz的脉冲信号作为总电路的初输入时钟脉冲。 图2. 时钟信号发生电路 2.2计数电路的设计 秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器。 “秒计数器电路与“分”计数器电路都是6进制，它由一级10进制计数器和一级6进制计数器连接构成。如图所示由构成的6进制计数器。首先将两片设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。现要设计一个6进制的计数器，可利用“反馈清零”实现。当计数器输出“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。 60进制计数器电路图 2.2.2. 分、秒计时电路及显示部分 在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。 由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。 显示部分用的是七段数码管和两片译码器74LS48D。 图3. 分秒计时电路 2.2.3. .时计时电路及显示部分 由两片十进制同步加法计数器74LS160级联产生，采用的是同步置数法，u1输出端为0011（十进制为3）与u2输出端0010（十进制为2）经过与非门接两片的置数端。 显示部分用的是七段数码管和两片译码器74LS48D。 2.3 译码及驱动显示电路 译码电路的功能是将“秒”、“分”、“时”计数器的输出