电力系统远动04远动信息的时序和同步.pptVIP

第三节 位同步 当接收端检测到一帧信息中的同步字后，收端处于同步接收状态。由于发端的发送时钟和收端的接收时钟之间有一定频率误差，由它产生的码元相位差即位的相位差，在一帧信息的接收过程中将一位一位地逐步积累。若不及时消除这种位相差，接收进行到一定的时间后，累积的位相差会使收发两端错位，导致收端进入失步状态。因此要保证收发两端同步工作，不仅需要帧同步，还要有位同步措施。 * 第三节 位同步 一、数字锁相原理 发送端发送时钟的周期等于一位码元的时间宽度，因此接收端收到的数字信息中含有发送端发送时钟的相位信息。接收端可以在接收信息的过程中，以接收到的信息相位为基准，不断调整收端接收时钟的相位，减小收发两端的位相差，从而不至于出现因位相差的积累而失步的现象。 * 第三节 位同步 ua是收端接收到的经解调后的信息序列，它是校正脉冲发生器的输入信号，当ua中的码元从0变成1或者从1变成0，即ua出现变位时，会使校正脉冲发生器输出一个校正脉冲ub。ub的脉冲宽度大大小于ua的码元宽度，它是一个窄脉冲信号。因为ua变位只可能出现在发送码元的开始或结束时刻。所以ub也只会在发送端位的起始或结束时刻出现，它可以代表发送端的位相位 * 第三节 位同步 图4-5中分频电路的输出uc是收端接收到的经解调后的信息序列，uc的周期等于接收一位码元的时间宽度。由于发端的串行接口电路在发送时钟的下降沿将发送码元串行移位输出，而收端的串行接口电路在接收时钟的上升沿对接收码元采样输入。因此当发端的发送时钟和收端的接收时钟相位一致时，收端是在每位码元的中心位置采样接收。只要收发两端的位相差不大于半个码元宽度，都能保证收端对码元正确接收。为了使两端的位相差不超过半个码元，收端在接收码元的过程中必须不断检测两端的位相差，并根据检测情况调整收端的位相位，减小位相差，使两端的位相差不至于积累太大。 * 第三节 位同步 相位比较器完成将ub (它代表发送端的位相位)和uc (它代表接收端的位相位)进行相位比较。如果ub出现在uc的前半周，即uc等于零的半周，说明接收端的位相位超前发送端的位相位。如果ub出现在uc的后半周，说明接收端的位相位滞后发送端的位相位。 * 第三节 位同步 计数脉冲控制电路的作用是：根据相位比较器的比较结果，调整收端分频电路的分频系数。当收端不进行位相位调整时，分频电路的分频系数按式(4-1)计算。如果相位比较器的比较结果是接收端的位相位超前发送端的位相位，则由计数脉冲控制电路调整分频电路的分频系数为δ+1，这时分频电路的输出uc频率降低、周期加长，对下一个码元的位相位实现了滞后校正。 * 第三节 位同步 反之，若接收端的位相位滞后发送端的位相位，则调整分频电路的分频系数为δ-1，这时分频电路的输出uc频率增大、周期变短，对下一个码元的位相位实现了超前校正。计数脉冲控制电路对分频电路分频系数的调整，必须在接收信息有变位，使校正脉冲发生器输出校正脉冲时才能进行。在接收信息没有变位出现时，不产生校正脉冲，分频电路按原有的分频系数δ工作。 * 第三节 位同步 二、数字锁相电路 数字锁相电路的功能一是完成对收发两端位相位的比较，到断其超前和滞后状态;二是根据判断结果，调整接收端分频电路的分频系数，使收端的位，即码元的宽度变长或变短，从而达到缩小两端位相差韵目的。 * 第三节 位同步 图中的两个JK触发器和CD4520加法计数器构成收端的分频电路。分频电路的输出f6是串行接口电路的接收时钟。校正脉冲产生电路由图4-7中的异或门、触发器ZX1和ZX2组成。Yl， Y2和H1完成相位比较和计数脉冲控制。 * 第三节 位同步 经解调后的接收信息序列TDM与本地产生的通道信号复现码TDF在异或门中进行比较。当TDM发生变位时，异或门输出1，fCLK的上升沿将变位检出触发器ZX1置1，进而使通道信号复现触发器ZX2在的上升沿改变状态，实现TDF跟踪TDM变化。当TDF跟踪TDM变位后，异或门出0，fCLK的上升沿将使ZXl从1回0。所以ZX1在每次TDM变位时，输出一个宽度等于fCLK周期的脉冲，称为校正脉冲。 * 第三节 位同步 分频电路中的两个JK触发器，起到调整分频系数的作用。fCLK是JK触发器的计数脉冲。由于它们的RS端都接0V，所以当JK端为0时，fCLK脉冲不改变JK触发器的状态；当K端为“1”时fCLK使JK触发器改变一次状态。 * 第三节 位同步 当TDM无变位时，ZXl输出为“0， ZX1输出为1，这时两个JK触发器按二进制计数工作，构成四分频电路。当TDM有变位时，ZX1输出校正脉冲。若校正脉冲出现在分频电路的输出f6的前半周，判断为收端位相位超前，这时输入的一个fCLK脉冲不改变两个JK触发器的状态，使JK触发器的这一次计数循环变为五分频电