9第三章组合逻辑电路的与设计3.2、3.4范例.ppt

* * 先将函数式化为最小项之和式，令ABC对应A2A1A0，即变量作为地址输入端，注意高地位的对应关系。 第二步，与8选一数据选择器的输出表达式对比，确定数据位的值（0或1）。 最后画图。 * * 观察一下四选一的特点，四项中地址位组成四个最小项分别和对应的数据位相与。那么Z函数也可以按照这样的形式变形： 将AB与A1A0对应，则可讲函数式变形为： * * * * 分析：输出有两个，Y1在输入的二进制数大于9时输出为1，Y2在小于等于9且大于4时输出为1。 板书：Y1：D3D2D1D01001时，Y1=1 Y2： D3D2D1D00100，且D3D2D1D0=1001时，Y2=1 D3D2D1D0和1001比较，得到Y1 D3D2D1D0和0100比较的结果和与1001比较的结果相与可得到Y2。 * 除了以上实现电路设计的方法，利用PLD也可以实现逻辑函数。 * * 在组合逻辑电路中，同一个的信号经过不同路径传输后，到达电路中某一点会合，在时间上有先有后，或者多个信号同时发生变化，由于路径的不同，到达某一点的时间也会不同，这种现象称为竞争。竞争普遍存在，有的竞争不会有什么影响，但是有的竞争会导致逻辑错误，这种现象称为冒险。合起来就称为竞争冒险现象。 在与门电路中，由于A非信号经过了非门的延迟，使得两个信号到达与门的时间不同，产生的竞争，有没有冒险呢？有。 同样的，在或门电路中，也存在竞争冒险现象。 * * * * * 相切即相邻，说明只有一个变量的形式不同。 * * * * * * * * Your Text 第3章 组合电路分析和设计 数字技术基础 （9-*/27） 回顾 分 析 给 定 逻辑电路 得 出 逻辑功能 给 定 逻辑功能 画 出 逻辑电路 设 计 1. 由逻辑图逐级写出逻辑式； 3. 列出真值表； 2. 对逻辑式进行整理化简； 组合电路分析的一般步骤： 4. 由真值表分析电路的逻辑 功能，并用文字描述。 1. 逻辑抽象， 列出真值表； 组合电路设计的 一般步骤： 4. 将逻辑式化简或变换 成适当的形式； 5. 画出逻辑图。 2. 根据真值表写出逻辑式； 3. 选定器件的类型； （9-*/27） 回顾 一、基于SSI门电路的组合逻辑电路设计 就是以逻辑门为基本单元的门级设计。 二、基于MSI器件的组合逻辑电路设计 就是以MSI器件为模块的模块级设计。 1.译码器实现组合逻辑函数 用变量译码器配合适当的门电路可实现任何逻辑函数。 2. 数据选择器实现组合逻辑函数 第 3 章 组合逻辑电路的分析和设计 3.1 组合逻辑电路的分析 3.2 组合逻辑电路的设计 3.3 组合逻辑电路的 VHDL 描述 3.4 组合逻辑电路中的竞争与冒险 （9-*/27） 2. 数据选择器实现组合逻辑函数 A B C Z 令 : A2= A ， A1 = B ， A0 = C ， Y = Z D0 = D1 = D2 = D4= 0 D3 = D5 = D6 = D7 = 1 【例1】试用数据选择器实现函数 Z = AB + AC + BC 。 解： （9-*/27） (2) 卡诺图法 解： (1) 写函数Y的最小项之和表达式 (2) 画出Z 和Y 的卡诺图 (a) Z 的卡诺图 (b)Y的卡诺图 (3) 比较逻辑函数Z和 Y 的卡诺图 令 Z=Y, A＝A2, B＝A1、C＝A0 ，对比两卡诺图得 (4) 图略（同前） （9-*/27） 2. 数据选择器实现组合逻辑函数 解: 【例2】用四选一数选器实现： Z = AB + AC + BC 74HC153 Y A 0 A 1 D 1 D 0 D 3 D 2 2 1 G G G =0时， （9-*/27） 2. 数据选择器实现组合逻辑函数 则有: 对比上面二式， （9-*/27） 7 4 L S 2 8 3 2 A 1 A 0 A 3 A 2 B 1 B 0 B 3 B CI CO 2 S 1 S 0 S 3 S 3. 其它MSI部件在设计中的应用 可选用74LS283 四 位并行加法器 将8421BCD码转换成余3 BCD码。 【例】 余3 BCD码 = 8421BCD码 + 0011 D C B A Y 3 Y 2 Y 1 Y 0 输入8421BCD码: D