EDA与数字系统设计范例.ppt

EDA与数字系统设计 教材：EDA与数字系统设计 李国丽 朱维勇 何剑春主编 几点注意： 1、遵守实验室纪律，保持实验室环境，注意电脑病毒。每次实验开始前先签到，完成后汇报实验结果，结束后必须整理实验台。 2、原则上不允许互借器件，尤其不要用U盘互拷文件。所有工程文件夹建立在桌面上，不要乱翻硬盘里其他文件夹，可能激活残留的病毒。 3、及时备份，不要随意覆盖存档。 4、每天及时总结整理报告文档。 课程时间安排 设计要求 设计一个能进行时、分、秒计时的二十四小时制的数字钟，并具有调时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 设计提示 主控电路 计数器模块 数码管显示 任务与要求 设计一个交通信号灯控制器，由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。 用红、绿、黄发光二极管作信号灯，用传感器或逻辑开关作检测车辆是否到来的信号。 主干道处于常允许通行的状态，支干道有车来时才允许通行。主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯。 主、支干道均有车时，两者交替允许通行，主干道每次放行45秒，支干道每次放行25秒，设立45秒、25秒计时、显示电路。 在每次由绿灯亮到红灯亮的转换过程中，要亮5秒黄灯作为过渡，使行驶中的车辆有时间停到禁行线外，设立5秒计时、显示电路。 设计思路 主、支干道用传感器检测车辆到来情况，实验电路用逻辑开关代替。 45秒、25秒、5秒定时信号可用顺计时，也可用倒计时，计时起始信号由主控电路给出，定时结束信号也输入到主控电路，由主控电路启、闭三色信号灯或启动另一计时电路。 设计思路 主控电路是核心，这是一个时序电路，其输入信号为： (1) 车辆检测信号（A，B）； (2) 45秒、25秒、5秒定时信号（C，D，E）。 其状态表为： 状态 主干道 支干道 时间 0 绿灯亮，允许通行 红灯亮，禁止通行 45秒 1 黄灯亮，停车 红灯亮，禁止通行 5秒 2 红灯亮，禁止通行 绿灯亮，允许通行 25秒 3 红灯亮，禁止通行 黄灯亮，停车 5秒 具体设计 时钟产生电路产生1HZ系统时钟。 主控电路由两个JK触发器和逻辑门构成，其输出经译码后，控制主干道三色灯R、G、Y和支干道三色灯r、g、y。 三个定时器分别产生45秒、25秒、5秒定时信号，电路都是计数器，并受主控电路和来自主、支干道车辆信号控制，每当计满所需时间，即向主控电路输出“时间到”信号，并使计数器清零。 45S、25S、5S定时器CP脉冲驱动方程 则主控电路和各定时电路如图1-5-3所示 计数器驱动脉冲如图1-5-4所示 译码驱动电路真值表 译码驱动电路如图1-5-5所示 此例也可以完全由Verilog HDL文件完成 具有四种信号灯的交通灯控制器 设计一个具有四种信号灯的交通灯控制器。设计要求是：由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄、左拐允许四盏信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外，左拐灯亮允许车辆向左拐弯。信号灯变换次序为：主支干道交替允许通行，主干道每次放行40S，亮5S红灯让行驶中的车辆有时间停到禁行线外，左拐放行15秒，亮5S红灯；支干道放行30S，亮5S黄灯，左拐放行15秒，亮5S红灯……。各计时电路为倒计时显示。 系统框图如图4-7-1所示 设计要求 设计一个能进行拔河游戏的电路。 电路使用15个(或9个)发光二极管表示拔河的“电子绳”，开机后只有中间一个发亮，此即拔河的中心点。 游戏双方各持一个按钮，迅速地、不断地按动，产生脉冲，谁按得快，亮点就向谁的方向移动，每按一次，亮点移动一次。 亮点移到任一方终端二极管时，这一方就获胜，此时双方按钮均无作用，输出保持，只有复位后才使亮点恢复到中心。 由裁判下达比赛开始命令后，甲乙双方才能输入信号，否则，输入信号无效。 用数码管显示获胜者的盘数，每次比赛结束自动给获胜方加分。 设计提示 加/减计数器 译码器 得分计数显示电路 设计要求 设计一个可容纳四组参賽的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出２?３秒的音响。 *设置犯规电路，对提前抢答和超时答题（例如3分钟）的组别鸣笛示警，并由组别显示电路显示出犯规组别。 设置