集成电路异或门的设计.docVIP

巢湖学院 《集成电路CAD》课程设计报告 设计题目： 异或门 专业班级： 10微电子学 学 号： 姓 名： 指导教师： 陈老师 2013年6月20日 目 录 一、电路逻辑功能 3 1.1、真值表与表达式 3 1.2、线路图 3 1.3、符号图 4 1.4、输出的T-Spice文件及各项参数 4 1.5、Spice图形仿真 5 二、有关版图的设计 5 2.1、总体版图 5 2.2、DRC验证 6 2.3、版图输出的T-Spice文件及各项参数 6 2.4、Spice图形仿真 6 三、异或门版图的LVS验证 7 四、异或门版图设计问题讨论 8 五、结论 8 一、电路逻辑功能 1.1、真值表与表达式 真值表 A B Y 0 0 0 0 1 1 1 0 1 1 1 0 逻辑表达式 1.2、线路图 1.3、符号图 1.4、输出的T-Spice文件及各项参数  1.5、Spice图形仿真 从上图输出的Spice仿真可以看出，此原理图与异或门的基本功能一致，即相同为零，异同为一，符合设计要求。 二、有关版图的设计 2.1、总体版图 （重要步骤为：复制组件、引用组件、编辑引用组件成XOR2版图、） 2.2、DRC验证 2.3、版图输出的T-Spice文件及各项参数  2.4、Spice图形仿真 （见下页） 从上图输出的Spice仿真可以看出，此原理图与异或门的基本功能一致，即相同为零，异同为一，符合设计要求。 三、异或门版图的LVS验证 四、异或门版图设计问题讨论 在已知电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上及不同层间的图形大小及相对位置关系。为此，需要借助版图设计工具在线设计规则检查（DRC）功能来及时发现存在的问题。 五、结论 选取了2输入异或门电路的同时，我先将其线路图和版图画了一遍有助于在电脑上的操作。在实现了线路图后从而进行了版图的设计。版图的设计相对于线路图来说复杂一点，但熟能生巧，理解才是硬道理。 在画版图的时候还是出现了很多操作上的不规范和细节的处理不当，导致实验一开始并不顺利，不过在同学的指导纠错下还是顺利将版图完成并验证无错误。 实验不仅锻炼了我们的动手能力也让我们对版图设计有了初步的认识。总的来说，实验还是挺顺利的。不管结果如何，在设计实验的过程中至少能学到很多东西，虽然这次实验我们顺利完成，但是要更深入的问题我们还是有很多不明白的，学无止境，未来还有很多值得学习的地方。