数电6章 时序逻辑电路的分析与设计.ppt

Q0 CP Q1 Q2 由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即： 000→111→110→101→100→011→010→001→000→… 电路具有递减计数功能，是一个3位二进制异步减法计数器。 6.3 时序逻辑电路的设计方法 设计步骤： 设计要求 原始 状态图 最简 状态图 画电路图 启动检查 1 2 4 列时钟、输出、状态、驱动方程 5 二进制状态表 3 状态化简 状态分配 触发器 选型 1. 建立原始状态图和原始状态表 根据设计命题要求初步画出的状态图，称为原始状态图，它们可能包含多余状态。从文字描述的命题到原始状态图的建立往往没有明显的规律可循，因此，在时序电路设计中这是较关键的一步。 画原始状态图和原始状态表一般按下列步骤进行： ① 分析题意， 确定输入、 输出变量。  ② 设置状态。 首先确定有多少种信息需要记忆， 然后对每一种需要记忆的信息设置一个状态并用字母表示。  ③ 确定状态之间的转换关系， 画出原始状态图， 列出原始状态表。 2. 状态化简 在建立原始状态图和原始状态表时，将重点放在正确地反映设计要求上，因而往往可能会多设置一些状态，但状态数目的多少将直接影响到所需触发器的个数。对于具有M个状态的时序电路来说， 所需触发器的个数n由下式决定： 可见，状态数目减少会使触发器的数目减少并简化电路。 因此，状态简化的目的就是要消去多余状态，以得到最简状态图和最简状态表。 状态的等价 设Si和Sj是原始状态表中的两个状态，若分别以Si和Sj为初始状态，加入任意的输入序列，电路均产生相同的输出序列，且都向同一个次态转换，即两个状态的转移效果相同，则称Si和Sj是等价状态或等价状态对，记作［SiSj］。凡是相互等价的状态都可以合并成一个状态。 第一，在相同的输入条件下都有相同的输出。 第二，在相同的输入条件下次态也等价。 3. 状态分配 状态分配是指将状态表中每一个字符表示的状态赋以适当的二进制代码，得到代码形式的状态表（二进制状态表），以便求出激励函数和输出函数， 最后完成时序电路的设计。 状态分配合适与否，虽然不影响触发器的级数，但对所设计的时序电路的复杂程度有一定的影响。然而，要得到最佳分配方案是很困难的。这首先是因为编码的方案太多，如果触发器的个数为n，实际状态数为M，则一共有2n种不同代码。 例1 试用JK触发器完成“111”序列检测器的设计。 解： 确定输入变量和输出变量。 设该电路的输入变量为X， 代表输入串行序列，输出变量为Z，表示检测结果。根据设计命题的要求，可分析出输入X和输出Z之间的关系为 X 011011111011 Z 000000111000 设置状态 状态是指需要记忆的信息或事件，由于状态编码还没有确定，所以它用字母或符号来表示。 分析题意可知，该电路必须记住以下几件事：收到了一个1；连续收到了两个1；连续收到了三个1。因此，加上初始状态，共需四个状态，并规定如下： S0： 初始状态， 表示电路还没有收到一个有效的1。 S1： 表示电路收到了一个1的状态。 S2： 表示电路收到了连续两个1的状态。 S3： 表示电路收到了连续三个1的状态。 画状态图，列状态表 以每一个状态作为现态，分析在各种输入条件下电路应转向的新状态和输出。该电路有一个输入变量X，因此，每个状态都有两条转移线，画状态图时应先从初始状态S0出发 当电路处于S0状态时，若输入X=0，则输出Z=0，电路保持S0状态不变，表示还未收到过1；若输入X=1，电路应记住输入了一个1，因此，电路应转向新状态S1，输出Z=0。当电路处于S1状态时，若输入X=0，则输出Z=0，电路回到S0状态重新开始；若输入X=1，电路应记住连续输入了两个1。因此，电路应转向新状态S2，输出Z=0。以此类推。 S0 S1 S2 S3 设电路开始处于初始状态为S0。 第一次输入1时，由状态S0转入状态S1，并输出0； 1/0 X/Z 若继续输入1，由状态S1转入状态S2，并输出0； 1/0 如果仍接着输入1，由状态S2转入状态S3，并输出1； 1/1 此后若继续输入1，电路仍停留在状态S3，并输出1。 1/1 电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。 0/0 0/0 0/0 0/0 建立原始状态图 原始状态表 原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状