4–SPLD内部结构及工作原理.ppt

* 8输入或门 每个OLMC包含或阵列中的一个8输入或门，或门的每一个输入对应一个乘积项（与阵列中的一个输出），故或门的输出为若干个乘积项之和。或门的输出接到异或门的一个输入端。 异或门 异或门用于控制或门输出信号的极性。异或门的另一个输入端为结构控制字中的1位XOR(n)，当XOR(n)端为1时，异或门起反相器作用；否则为同相输出。异或门的输出直接送到D触发器的输入端。 D触发器 D触发器用于锁存异或门的输出状态，使GAL能实现时序逻辑电路。 XOR(n) 来自 与阵列 0 1 P T M U X XOR(n) Q Q D AC0 反馈 F M U X 10x 11x 0x1 0x0 AC0 Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级 输出(n) I/O(n) CLK OE CLK OE G1 AC1 (n) * PTMUX由编程的控制字AC0和AC1(n)加到与非门G1输出后进行控制。当AC0或AC1(n)=0时，第一个积项通过PTMUX输出到或门的输入端，作为或门的一个输入积项；当AC0=AC1(n)=1时，第一个积项不能作为输入项，可被选为三态门的控制项。此时PTMUX输出为0，对或门输出没影响。 4个多路选择开关 积项选择多路开关PTMUX 是一个二选一开关电路，它的输入端来自可编程与阵列中的8个积项中的第一个，由编程决定这一积项用作输入项还是用作三态门的控制项。 AC0 AC1 (n) 来自 与阵列 0 1 P T M U X XOR(n) Q Q D AC0 反馈 F M U X 10x 11x 0x1 0x0 AC0 Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级 输出(n) I/O(n) CLK OE CLK OE G1 AC1 (n) * 当AC0 AC1(n)=00时，TSMUX输出为固定高电平，三态门始终选通，I/O(n)端只能作输出使用。 当AC0 AC1(n)=01时，TSMUX输出为固定低电平，三态门工作在高阻状态，无输出，此时I/O(n)端可作输入使用。 当AC0 AC1(n)=10时，TSMUX输出为公共控制信号OE，三态门的工作状态由外接OE信号控制。OE=1时，I/O(n)端作输出用； OE=0时，I/O(n)端作输入用。 当AC0 AC1(n)=11时，TSMUX输出为由与阵列来的第一个积项，则由与阵列来的各组的第一个积项分别控制各自的三态门的输出。 这是一个四选一开关电路，它的输入有：第一个积项、8个OLMC的共用控制信号OE、固定的高电平VCC和固定的低电平(地)。选择控制由控制字AC0和AC1(n)实现。输出三态门共有四种控制选择。 来自 与阵列 0 1 P T M U X XOR(n) Q Q D AC0 反馈 F M U X 10x 11x 0x1 0x0 AC0 Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级 输出(n) I/O(n) CLK OE CLK OE G1 AC1 (n) 三态门控制选择多路开关TSMUX * 当AC0+AC1(n)=AC0AC1(n)=1,即AC0=1且AC1(n)=0时，选择D触发器输出；此时三态门受外部控制信号OE的控制，当OE=1时, D触发器的输出才会经三态门驱动到I/O(n)端。 这也是一个二选一开关电路，它通过控制字AC0和AC1(n)作用到或非门G2，再由G2输出对OMUX进行选择控制。 当AC0和AC1(n)为其它三种组合时，选择异或门直接输出到三态门。 来自 与阵列 0 1 P T M U X XOR(n) Q Q D AC0 反馈 F M U X 10x 11x 0x1 0x0 AC0 Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级 输出(n) I/O(n) CLK OE CLK OE G1 AC1 (n) 输出选择多路开关OMUX * 四个反馈输入来自: D触发器Q端的输出； 本级的I/O端； 相邻单元的输出； 固定低电平(地)。 选择控制由三个结构控制字AC0、 AC1(n)和Syn的组合实现。 当AC0 AC1(n) Syn=11x时，FMUX的输出选为本级的I/O。 当AC0 AC1(n) Syn=10x时，FMUX的输出为D触发器的Q输出。 当AC0 AC1(n) Syn=0x1时, FMUX的输出选为相邻单元的输出。 当AC0 AC1(n) Syn=0x0时，FMUX的输出为固定低电平。 反馈选择多路开关FM