基于DSP的高速音频采集系统的硬件设计与实现.pdfVIP

通 信 与 信 息 处 理 自动化技 术与应用》2010年第 29卷第 4期 CommunicationandInformationProcessing 按照模块化结构思想 ，该系统总体方图如图 1所示。 供 电。复位原理 图如 图2所示 。 图中的输入信号可以有各种各样的形式，它可以是 33V 麦克风输入 的语音信号或是电话线来的已调数据信号 ， 也可以是编码后在数字链路上传输或存储在计算机里 的摄像机图像信号等l2]。输入信号首先进行滤波和采 样，然后经音频转换芯片TLC320AD50的ADC通道转 换后得到数字信号 ，输入到TMS320VC5402中，在系统 内部 由各种处理算法将信号进行快速运算和处理 。最 后，经过处理后的数字样值再经DAC转换 ， 进行内插 图2 复位电路 和平滑滤波就可得到连续的模拟波形。整个系统以流 水线的方式进行工作，一部分信号正在A／D通道中进行 当芯片上电的时候，若Vcc高于 I．1V，则RESET#有 ADC转换，而另一部分信号则在DSP处理器中同时进行 效；当芯片引脚MR#为低电平的HI,-~，也会引起RESET# 算法处理 。 有效。将该芯片的RESET#引脚接到TMS320VC5402的 RST#上，即可在开关Sw1按下的时候使芯片的MR#引 3 硬件设计与实现 脚产生低电平，这时TMs320VC5402芯片就可以完成复位。 本文着重介绍 了该系统各个模块的硬件设计和 电 3．1．2 时钟 电路 路实现，包括 DSP模块，A／D和D／A模块 ，扩展存储 TMS320VC5402的时钟引脚为 X1和 X2／ 器模块，CPLD控制模块 ，电源模块以及 USB接 口通 CLKIN，可以支持无源晶振和有源晶振两种方式 ，用 讯模块等。 有源 晶振时，时钟的精度高、稳定性好、使用方便I6】。 3．1 DSP模块 本系统采用的是有源晶振 ，此处选用 10MHZ。此外 ， DSP是整个系统的核心，它不但控制着整个音频采集 DSP有一组引脚 CLKMDl—CLKMD3，可以用来调整 系统的工作流程，还负责与PC机以及外部系统之间的数 DSP的工作频率 。 据通 。本系统采用了TI公司近年来推出的低功耗、高 3．1．3 JTAG接 口电路 性价比的l6位定点DSP芯片TMS320VC5402，适用于语音、 系统由硬件仿真器通过JTAG仿真接 口和计算机相 通信等实时嵌入式场合。TMS320VC5402芯片是TI公司的 连，用户可以通过此接 口向DSP芯片加载程序并观察 第五代产品，支持定点运算，内核电压为 1．8V，I／O电压为 DSP芯片内部存储器的数据 ，完成系统仿真及程序调试 囊I 一_≮。王鬻誊 l囊 一譬l薯¨l≮h一 3．3V，工作速率可达 100MIPS。片内包括一个JTAG仿真接 的任务[。它共有 14个引脚，其中6引脚悬空，l3引脚 口、一个控制接 口、一个主机接 口(HPI)、一个时钟接 口、 (EMU0)和 14引脚(EMU1)是仿真引脚信号。 两个多通道缓冲串行接 口McBSP0和McBSP1[-4】。 3．2 A／D和 DA／模块 DSP模块电路主要有复位电路、时钟电路以及JTAG 仿真 电路。 3．1．1 复位电路 TMS320VC5402的复位分为软件复位和硬件复位。 其中硬件复位又有上电复位、手动复位、自动复位三种 方式 5【]。系统上 电复位是通过电源管理芯片来完成的。 这里主要介绍用TPS37