基于FPGA和ARM的视频采集处理系统.pdfVIP

性，系统选用了Altera公司CycloneII系列的EP2C35F672C6。该 的输出。所以，在FVAL一个周期内，图像传感器正好输出了完 芯片具有35000个逻辑单元、672个引脚 、475个用户自定义I0／接 整的一帧图像。分辨率为640X480。仅当FVAL和LVAL信号同时 口、35个嵌入式乘法器和4个锁相环 ，完全可以满足系统要求。 为高 电平时，传感器输 出数据D[9：0]有效，FPGA在每个像素时 2．3ARM处理器和网卡芯片 钟PIXCLK上升沿时将有效数据读入 。经实jJ!!l】，传感器正常工作 ARM处理器选用二星公司的$3C2410，该处理器拥有独立 时 ，SCLK，LVAL频率约为7．56kHz~14．2kHz。 的16KB指令Cache~H16KB数据Cache，MMU，支持TFT的LCD控 本系统采用VerilogHDL语 言来编写CM0s图像传感器的时 制器，NAND闪存控制器，3路串口，4~DMA，4路带PWM的时 序驱动。在实际设训 中，把控制模块分成两部分 ：12C—Config 钟 ，最高可运行在203MHz。系统采用的网卡芯片是C$8900A， 模块根据设定的曝光时间来发生IC总线SCLK,~I3SDAT时序 ，而 它是用于嵌入式设备的低成本以太局域网控制器。它的高度集成 Capture模块则负责与传感器的数据接151，读入10位的图像数据 ， 设计使其不再需要其它以太网控制器所必需的昂贵外部器件 。 并送到下一级模块进行相应处理。以下是Capture模块部分代码 ： CS8900A包括片kRAM，10Base—T传输和接收滤波器 ，以及带24 always@(posedgeiCLKornegedgeiRST) 毫安驱动的直接ISA一总线接 口。除_『高度集成 ，C$8900A还提供 begin 其它性能和配置选择 。它独特的PacketPage结构可自动适应网络 iff!iRST) 通信量模式的改变和现有系统资源，从而提高系统效率。图2为网 … … … ／／各信号清零复位 f、儿 、九 —刁 0j 叶 儿 口 1戈 H ，j、一 吲 。 。 IAf)DRl19：0l SAf19：0】 lD rA[{5：0] SI)【15：0】 Pre FVAL = iFVAL； — 1DOM 1 nS13H lR llAN