基于FPGA分布式算法的滤波器设计.pdfVIP

应用技术 基于FPGA分布式算法的滤波器设计 桂 婧 田森平 (华南理工大学 自动化学院) 摘要 ：研究基于分布式算法的数字滤波器设计方法，介绍了能高效实现固定常数乘法的分布式算法原理， 并将分布式算法应用于FIR低通滤波器设计，实现了16阶滤波器的设计和调试．采用了EP3C25F324C8来完成滤 波器的设计，其中采用串行加法器将数据进行预相加，将 l6阶降为8阶，降低了资源 占用率并提升了处理速度。 使用Matlab编程8阶固定常数系数对应256个值的查找表直接导入到FPGA的ROM 中，设计方法具有兼容性， 可设计更高阶次的滤波器。通过功能仿真证明，方法可行高效。 关键词 ：FIR滤波器；FPGA；分布式算法；查找表 1引言 更高阶次的滤波器，并完成了滤波器的结构设计和软 件编程和功能仿真 。 在信号处理过程 中，如对信号的过滤、检测、预 2算法描述 测等，都需要用到滤波器。模拟滤波器是以电容，电 阻，预算放大器等模拟元件为基础构成的具有选频作 2．1FlR的基本概念 用的电路。但模拟元件所固有的一些缺陷，如元件对 数字滤波器是数字信号处理中使用最广泛的一 温度变化、老化的敏感、现代压微米设计带来的噪声 种方法，实现方法主要有 IIR (无限冲激响应数字滤 等，取而代之的是采用数字方式实现的滤波器 1【】。随 波器)和F瓜(有限冲激响应数字滤波器)两种3【】，其中 着数字信号处理技术的不断发展，采样速率也不断提 IIR滤波器需要执行无限数量卷积，能得到较好的幅 高。DSP(数字信号处理)芯片和集成滤波芯片 由于运 度特性，其相位特性是非线性的；而 FIR滤波器值由 算速度、阶数和字长的限制 已经不具备实现FIR(有限 有限个采样值组成，具有严格的线性相位特性。由于 冲激响应数字滤波器)滤波器的能力2【】。而FPGA(现场 在数据通讯、语音信号处理、图像处理等传输过程中 可编程 门阵列集成电路)在对数据进行实时处理方面 不能有明显的相位失真，而FIR滤波器在满足一定对 具有巨大的优势同时兼具一定的灵活性，因此非常适 称条件下可以实现 IIR滤波器难以实现的线性相位， 合用来实现数字滤波器的设计。在基于FPGA的数字 因而得到广泛应用。 滤波器的设计中，分布式算法是常用的算法之一，然 FIR滤波器的数学表达式可用 阶内积来表示： — l 而当滤波器阶数高于4阶时，分布式算法中的LUT(查 ()=∑ (尼)·一) (1) 找表1通常采用拆分为多个 4输入查找表的方法来实 k=O 现5【]，对于 16阶以下的查找表此种方法并非高效。 其中 表示FIR滤波器的抽头数；h(k)表示第 本文将介绍基于Altera公司的EP3C25F324C8NES k级抽头系数(单位脉冲响应)；x(n一尼)表示延时k 个抽头的输入信号。 系列FPGA的FIR滤波器设计，在对分布式算法理论 滤波器的单位脉冲响应均为实数，在幅度上只 研究的基础上，采用串行加法器将数据进行预相加， 要满足下列两个条件之一，就能构成线性相位滤波 将 16阶降为 8阶，降低了资源占用率并提升了处理