基于FPGA的ⅡC测试系统的研究与实现.pdfVIP

学兔兔 基于FPGA的IIC测试系统的研究与实现 Research and implementation of the FPGA-based IIC test systems 梁泽雨，潘 晴，钟小芸 LlANG Ze．yu，PANG Qing，ZHONG Xiao．yun (广东工业大学信息工程学院，广州541004) 摘 要：为了提高芯片lIc接口的测试效率与精度，提出了一种基于FPGA平台的llc接口测试系统，该系 统率先通过设计码型发送器与码型接收器，构造了一个强大的llc接口测试工具。通过FPGA对 JIc总线发送码型数据和采集码型数据，最后调用MFC软件进行分析得到测试结果。整个测试 流程运用TCL脚本控制实现全自动化。该系统测试精度高达5ns，测试结果准确可靠。不仅能 够实现llc波形的重现，而且能在示波器精度不高时得到精确的测量。 关键词：FPGA；IIC；Slave；Master；TOL 中圈分类号：TP27 文献标识码：B 文章编号：1 009-01 34(201 5)04(下)-oo61-04 Do；：1 0．3969／J．issn．1 009-01 34．201 5．04(下)．1 8 0 引言 1 系统的工作原理 IIC总线是[hPhilips公司开发的一种用于芯片问通讯 1。1码型 的串行传输总线，它巾串行时钟SCL~N数据线SDA实现 码型为本文定义的一种数据l帧结构，由32位二进 全双．【：数据传送…。因为它具有接线少、传输数据快速 制数组成，高两位分别是SCL~I]SDA，中间三位为保 准确、允许多丰机控制、具有仲裁和时钟同步等特点， 留位，低27位为时间计数值，即为SCL和SDA电平状 被越来越多的』一家和开发人员使用 】。对于每…款有IIC 态的持续时间，如图1所示。SCL中三拍确定SDA的一 接口的芯片，其 片手册标明其对时序的要求，芯片没 位，如图2所示，SCL线的1、2、am确定SDA的一位低 有达到其所要求的值，则为不合格的心-H-门L。 电平，4、5、6拍确立SDA的一位高电平。依此类推， 市场J二有很多IIC接口的芯片。随着芯片集成度的 通过相应地改变SCL三个拍的值，即可实现数据建立时 提高和功能的不断增强，IIC接口： 片的验证越来越复 间，数据保持时间，SCL高低电平等测试项的改变。如 杂。据统计调查，j 片的验证的工作量占据芯片设计周 图3为数据为60ns的数据保持时间的码型波形。码型的 期的70％以I J。因此提高：苍片验证的准确度与效率意 提出，只需用FPGA构造一个码型发送器与码型接收器 义甄人。}i¨ 中国芯片产业起步比较晚，日前市场上 即可实现对IIC~d试硬件模块的设计，大人降低了FPGA 并没l仃专门测试IIC接口的：I：具。传统芯片的IIC接口验 生成模块的复杂度，本文只需构造不同的码型即可达到 证，通过人手和人眼在示波器观察和测量SDA、SCL两 相应的IIC测试项测试的目的。本文的测试项由IIC的协 路信号