基于FPGA的FIR滤波器的设计.pdfVIP

维普资讯 学兔兔 第3期 (总第148期) 机 械 工 程 与 自 动 化 No．3 2008年6月 MECHANICAL ENGINEERING AUT0MAT10N Jun． 文章编号：1672—6413(2008)03—0140 03 基于FPGA的FIR滤波器的设计 杨立显，吕卫阳，齐 昕 (北京科技大学，北京 100083) 摘要：在介绍有限脉冲响应(FIR)数字滤波器理论及常见实现方法的基础上，提出了一种基于FPGA的高效实 现方案。该方案借助FPGA滤波器芯片和Quartus II软件、DSP Builder软件对该方案进行了仿真验证。仿真 实验结果表明：此种FIR滤波器的实现方法运算速度快、实时性好，其性能优于传统的FIR滤波器设计方法。 关键词：FPGA；滤波器；设计 中图分类号：TN713 文献标识码：A 1 FIR滤波器 迅速普及和发展，器件集成度和速度都在高速增长 滤波器有两种，即有限脉冲响应(Finite Impulse FPGA既具有门阵列的高逻辑密度和高可靠性，又具 Response，简称FIR)滤波器和无限脉冲响应(Infinite 有可编码逻辑器件的用户可编程特性，故可以减少系 Impulse Response，简称IIR)滤波器。IIR滤波器用于 统设计和维护的风险，降低产品成本，缩短设计周期， 能够容忍相位失真的系统中，而FIR滤波器则主要用 特别适合于数字信号处理任务，相对于串行运算为主 在需要线性相位、具备内在稳定结构的系统中。这是 导的通用DSP芯片来说，其并行性和可扩展性更好 因为FIR滤波器的结构主要是非递归结构，没有输出 所以本文选择FPGA作为设计FIR滤波器的平台。 到输入的反馈，并且FIR滤波器很容易获得严格的线 3 FIR数字滤波器的DSP Builder设计 性相位特性，避免被处理信号产生相位失真。而线性 3．1 设计及仿真工具DSP Builder 相位体现在时域中仅仅是传递函数h( )在时间上的 DSP Builder是一个数字信号处理(DSP)开发工 延迟，这个特点在图像信号处理、数据传输等波形传 具，它提供了Quartus II软件和MATI AB／Simulink 递系统中是非常重要的。此外，FIR滤波器不会发生阻 工具之间的接口，在Altera的可编程器件(PI D)上进 塞现象，能避免强信号淹没弱信号，因此特别适合信 行DSP系统设计，同时需要支持高级算法和硬件描述 号强弱相差悬殊的情况。正因为这样，很多系统设计 语言(HDI )的开发工具。MathWorks的MATI AB和 都采用了FIR滤波器。但是，对于给定的频率响应，由 Simulink系统级的设计工具具备了算法开发、仿真、 于FIR滤波器的阶数比IIR高，所以其费用也昂贵一 验证能力，Altera的DSP Builder将这些工具与 些。 Altera的开发工具组合在一起，为用户提供了一个完 2 FIR滤波器的设计方法 整的DSP开发平台。DSP Builder具备一个友好的开 目前FIR滤波器的实现方法有3种，分别利用单 发环境，