基于FPGA的双DM642并行通信系统的研究.pdfVIP

学兔兔 I泣 匐 似 基于FPGA的双DM642并行通信系统的研究 A study on double DM642 parallel communication system controlled by FPGA 杨皓字’，薛双苓 ，王 磊 ，郭宝强’，葛曼玲’ 、限NG Hao．yu’，XUE Shuang．1ing 。WANG Lei ，GUO Bao-qiang。，GE Man-ling‘’ (1河北工业大学电气工程学院天津3001 30；2．廊坊职业技术学院电气工程系，廊坊065000) 摘 要：本文提出了一种基于可编程逻辑门阵~I](FPGA)的双数字信号处理器(DM642)并行通信系统， 可应用于高速图像采集和数据处理。该系统采用双处理器流水线体系结构，一个DM642进行 图像采集和算法处理，另一个DM642进行控制和网络传输；FPGA作为整个系统时序控制中心 和数据交换枢纽，它产生各种控制信息以及时钟信号，并为两个DM64 2之间高速大块数据交 换建立数据通道；从而使双处理器之间能够并行工作。经测试处理一帧大小为320x240的图像 数据的时间约为1 5ms，可显著提高系统的处理能力和运行速度。 关键词： FPGA；DM642；并行通信 中囹分类号：TP338．6 文献标识码：A 文童编号：1 009-01 34(tol 3)02(下)-ool 5-04 Doi：1 0．3969／J．issn．1009-01 34．201 3．02(下)．05 0 引言 信息，同DM642的GPIO中断一起完成两个DSP的 近年来随着人们对数据的信息量、处理效率 两次握手，两个处理器间的图像数据和通信协议 和系统实时控制精确度的要求不断提高，对由数 是通过其自带的VP I~I进行数据传输的。 字信号处理器(Digital Signal Processor)简称DSP为 I一一一一一一一一一一一一一一一一一 I FPGA 中心处理单元的系统要求越来越高。它是一类为 I … ， ． EMIF f I 高速处理数字信号和算法而设计的处理器，其系 一 — — — J I 一 主DsP通知^ sP发协议或者图悔—+ GH。 r! I 统架构和控制策略会影响整个系统的数据处理能 一] l 力和运行速度。而现场可编程逻辑门阵~U(FPGA) 主DSPSPlbk ●一 sP往主DsP发进算法结果一 },9,DSP 可以实时地对外部或内置的RAM、ROM编程， 一 图像和协讲————-—● 772 l I — — __ I