基于FPGA的高效率SDRAM读写双口控制器设计.pdfVIP

学兔兔 1 匐 化 基于FPGA的高效率SDRAM读写双口控制器设计 A high efficiency SDRAM controller design based on FPGA 孙佳郡，刘子龙，何明军 SUN Jia-jun，LIU Zi—long，HE Ming-jun (I-海理工大学光电信息与计算机工程学院，上海200093) 摘 要：主要介绍了SDRAM的工作特性与控制时序特点，在此分析的基础上利用现场可编程门整列 (FPGA)实现一种 “高效”SDRAM控制器的方法——切换L—Bank进行读写操作，并配置两片 RAM将单片SDRAM设计成 “乒乓”RAM的双口接口，并由此引入仲裁机制，从而大大提高数 据吞吐量。FPGA、SDRAM分别采用ALTER公司的EP2C8Q208C芯片和HY57V2562GTR一570 芯片，并基于VePilog HDL语言在软件Quartus ll 9．o l-完成仿真。 关键词：FPGA；SDRAM；Verilog 中图分类号：TP332 文献标识码：A 文章编号：1 009—01 34(201 3)1 O(下)一011 5—03 Doi：1 0．3969／J．issn．1 009-01 34．201 3．1 0(下)．34 0 引言 间tRCD；3)内存行地址选通脉冲预充电时间tRP。 SDRAMII[J同步动态随机存贮器，是多媒体以 我们以读取操作为例进行以下分析： 及嵌入式系统的重要组成部分，可用来存贮大量数 tCAS L — 据，对众多通信系统而言是比较理想的存贮器件。 在设计思路上，笔者考虑~I|SDRAM控制逻辑 读指令 卜_——_叫锁存行地址 r_—— 锁存列地址 r——— 下一个读指令 的某些特点，其一：读写数据时，不可能总是处 图1 读操作延迟图 于数据传输状态，例如nop操作 (空操作)，由此 由图1可知，如果在正在读的行完成操作后立 提出了切换Bank存取操作的方法来提高利用率 ； 刻打开同一行的另一bank，势必会存在一个tRP的 其二：考虑到FPGA应用于图像处理中，一般过程 延迟时间，这样总耗费时间为： 为：首先由A／D转换器把摄像机的模拟信号转换为 t：tCAS L+tRCD+tRP _ 数字信号，由于FPGA容量有限，故接外设RAM