基于VerilogHDL的AD7685采样控制器的设计.pdfVIP

基于VerilogHDL的AD7685采样控制器的设计.pdf

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于VerilogHDL的AD7685采样控制器的设计

经 验 交 流 自动化技术与应用》20l1年第3O卷第01期 TelchnicalComm unications 基于VerilogHDL的AD7685采样控制器的设计 高培金 ,穆桂脂 ,陈元勇 (泰山职业技术学院,山东 泰安 271000) 摘 要:针对高速模 /数转换器件采用单片机控制存在的问题 ,结合AD7685的工作原理 ,采用FPGA控制A/D转换器工作,利用 VerilogHDL硬件描述语言采用 自顶向下的开发模式设计了AD7685采样控制器,并调用FPGA内部逻辑资源搭建而成的 FIFO做为缓存。文中介绍了如何生成FIFO宏模块及其调用方法,同时给出了部分程序代码及采样控制电路在QuartuslI软 件下的仿真结果,并通过Alter公司的FPGA器件EP1C6Q144C8和GW48EDA教学试验系统来实现A/D采集控制器。实 践证明设计的电路能够稳定、可靠的工作。本设计可用于高速应用领域和实时监控及数据采集等方面。 关键词:AD7685;VerilogHDL;QuartusII;FPGA 中图分类号:TP274.2 文献标识码:B 文章编号:1003 7241(2011)01-0089-04 DesignofAD7685SamplingControllerBasedonVerilogHDL GAOPei-jin,MUGuiz·hi,CHENYuan-yong (Tai’anVocationalTechnicalCollege,Tai’an271000China) Abstract:Inthispaper,contrarytohigh—speedA/D conversiondeviceisavailableinsingle—chipcontrolproblems,andaccording totheprincipleofAD7685,adoptsFPGA tocontroltheuseofA /D converterworkandcallstheinternalFPGA logic resourcesoftheFIFO structurewhichiSusedasbuffer.Thearticledescribeshow togeneratemacroFIFO moduleand callthemethod.Atthesametimegivessomesamplecodeandthecircuit’Sfunctionsimulationwaveforn-ionQuaHus116. 0isgiven.andatlastthecircuitisimplementedbyconfiguringtheAlterFPGAdeviceEP1C6Q144C8andGW48EDA system forteachingandexperiments.AD7685samplingcontrollerisprovedtobestableandreliable.Thedesigncanbe usedforhigh.speedapplicationsandreal—timecontro1anddataacquisitionetc. Keywords:AD7685;VerilogHDL;QuartusII;FPGA 1 引言 上而下的结构式语法适合大型项 目的设计 ,并且修改方 在以往的A/D 器件采样控制设计中,多数是以单 便、移植性强 ,其源代码 已成为一种输入标准 ,可用于 片机或 CPU为控制核心 ,虽然编程简单 ,控制灵活 ,但 各种不同的EDA工具 2【1。 缺点是控制周期长、速度慢。单片机的速度极大的限制 由于FPGA本质上仍是数字逻辑电路 ,当需要控制 了A/D高速性能的利用 ,而FPGA的时钟频率可高达 模拟量时,就必须在外围增加A /D转换 ,进行相应

文档评论(0)

***** + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档