- 1、本文档共4页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
上海交通大学成人高等教育学位课程考试大纲集成电路设计原理新
上海交通大学成人高等教育学位课程考试大纲
课程名称:集成电路设计原理,VLSI电路设计原理
专业名称:电子科学与技术
学习形式:课堂讲课
课程总要求:了解VLSI集成电路的背景、制造工艺和EDA工具,掌握各种芯片设计技术原理,熟练设计集成电路的门级和晶体管级电路、尺寸和版图。
考核知识点:
第一章 MOS晶体管工作原理
1.1 MOS晶体管的结构特点和基本原理
能带论部分不看
1.2 MOS晶体管的阈值电压分析
重点看1.2.1和1.2.2,其它小节仅要求了解概念,公式不看。
1.3 MOS晶体管的电流方程
重点是1.3.2简单电流方程,要求会推导;并掌握它和MOS晶体管电流统一表达式的等价性证明方法。
1.4 MOS晶体管的瞬态特性
重点掌握概念,烦复的公式不要求掌握。
第二章 MOS器件按比例缩小
2.1 按比例缩小理论
重点掌握CE理论,其余了解概念。
2.4 VLSI发展的实际限制
了解即可。
第三章 CMOS IC 工艺流程及电路中的寄生效应
3.1 集成电路制作中的几个基本工艺步骤
重点掌握概念。
3.2 CMOS IC 工艺流程
要求好好掌握,并会由此及彼(如N阱CMOS IC 工艺流程)。
3.3 CMOS IC的寄生效应
重点掌握场开启、寄生闩锁效应和寄生电容等。
第四章 CMOS 反相器CMOS传输门
4.1 CMOS 反相器的直流特性
基本而重要,要求重点掌握。
4.2 CMOS 反相器的瞬态特性
只要求掌握4.2.1阶跃输入情况。
4.3 CMOS 反相器的功耗
4.4 CMOS 反相器的设计
4.6 CMOS 传输门
衬偏效应对CMOS 传输门性能的影响可不看。
第五章 CMOS 静态逻辑电路设计
5.1 静态CMOS 逻辑门的构成特点
要求掌握构成方法。
5.2 CMOS 与非门的分析
重点掌握等效反相器分析方法,以及瞬态特性分析技术。
5.3 CMOS 或非门的分析
重点掌握等效反相器分析方法,以及瞬态特性分析技术。
5.4 CMOS 与非门和或非门的设计
要求掌握各种设计方法,本节例题特别重要,要求务必掌握。
5.5 组合逻辑电路的设计
要求会用晶体管级电路实现各种常用逻辑功能。5.5.4小节不要求掌握。
5.7 传输门逻辑电路
只要求掌握5.7.1和5.7.2这两小节。
第六章 动态和时序逻辑电路设计
6.1 动态逻辑电路的特点
要求掌握构成方法。
6.2 预充-求值的动态CMOS电路
只要求掌握6.2.1和6.2.2这两小节。
6.6 CMOS 触发器
重点掌握6.6.1和6.6.3这两小节。
第七章 输入、输出缓冲器
7.2 输入保护电路
7.3 输出缓冲器
7.4 脱片输出驱动级的设计
重点掌握梳状结构晶体管的结构和特点。
第九章 MOS IC的版图设计
VLSI的设计方法
重点理解概念。
9.3 版图设计
要求掌握版图设计规则的主要内容。本节版图设计实例特别重要,要求务必掌握。
学习教材与主要参考书:
教材:数字CMOS VLSI 分析与设计基础,甘学温 编者
参考书:超大规模集成电路设计方法学导论,第二版,杨之廉,清华大学出版社
考试形式及试卷结构:
1、试卷总分:100分
2、考试时间:120分钟
3、考试方式:闭卷,笔试
4、参考题型及比例:
选择题 共10题 每题1.5分 约15%
是非题 共10题 每题1.5分 约15%
其它题型举例:设计题,证明题,简述题,约70%。
题型举例:
1. 画出用传输门和反相器实现准静态D触发器的晶体管级电路并阐述其工作原理。
2. 试用预充-求值的动态富NMOS晶体管级电路实现下列逻辑功能:
3. 是非题:正确的填T,错误的填F,将合适的标号(T或F)填到答题纸上的空白横线上:
1)D触发器无论输入信号如何变化,在一个时钟周期内输出状态只能变化一次,因此没有空翻问题。__________
4. 试按全对称方法设计一个二输入CMOS与非门,要求在驱动70pF外部负载电容的情况下输出级上升和下降延迟时间不超过10ns。采用1?m CMOS工艺,tox=55nm,VTN=-VTP=0.7V,?n=600cm2/(V?s),?p=280cm2/(V?s),VDD=5V。这里,
,
,
, ,。
您可能关注的文档
最近下载
- Unit 6 Understanding ideas Longji Rice Terraces 课件-高中英语外研版(2019)必修第一册.pptx VIP
- 护理学导论(高职)教学教案.docx
- 2024年部编新改版语文六年级上册全册月考试题含答案(共4套).docx
- 饮用水和环境卫生公众健康宣教及风险沟通答案-2024年全国疾控系统“大学习”活动.docx VIP
- 新型冠状病毒、甲型和乙型流感病毒全预混冻干多重荧光PCR检测试剂盒及其检测方法发明专利.pdf VIP
- 基金会捐赠协议.doc VIP
- XX市智慧安居工程(一期)报警求助综合受理指挥分系详细设计方案.doc VIP
- 《乡土中国》 第11篇 《长老统治》.ppt
- [知识]职业生涯人物访谈(教师).pdf VIP
- 第六单元整本书阅读《西游记》课件 2024—2025学年统编版语文七年级上册.pptx VIP
文档评论(0)