CME3000 FPGA 开发简明教程.pdfVIP

/ CME3000 FPGA 开发简明教程 前言 本教程为包括三个例子 第一个例子介绍了CME3000 FPGA 开发工具Primace 创建工程，同时用verilong 写了一流水 灯程序，第二个例子使用了CME3000 内部的8051 内核用在Keil 软件编写了一个led 流水灯 程序，第三个例子简单介绍了外部存储器EMIF 接口的使用，实现了51 核用EMIF 去读写FPGA 程序中定义的寄存器。 开发工具Primace 使用简介 安装好软件后打开Primace 软件如图1 所示， 图1 新建工程 现在我们来新建一个工程点击菜单栏的Project New Project 新建工程出现如图2 所示 的工程设置对话框，分别设置工程存储路径（Project Directory）、工程名（Project name）、 顶层文件名（Top Modul Name ）（注意工程文件的存储路径不可以有中文、空格出现，不然 编译会不通过）点击Next， 图2 2、出现如图3 所示对话框，这里选择我们选用的FPGA 型号，这里我选择M5C06N3L144C7 这个型号，点击Fnish 完成工程创建，接下来我们就要开始新建文件，点击ProjectAdd New File 图3 3、出现如图4 所示的对话框，这里选择我们要新建的文件类型，选择verilong ，在File Name 输入文件名，点击Add ， 图4 4 、在看Primace 软件我们创建的文件就添加到了Key_led 工程中了如图5 所示 图5 在这里我们就可以写我们verilong 代码了,我们写一个流水灯的代码： module Key_led(sw1,sw2,sw3,sw4,sw5,sw6,sw7,sw8,clk,led); input sw1,sw2,sw3,sw4,sw5,sw6,sw7,sw8; input clk; output[7:0] led; reg[7:0] led; reg[23:0] count; initial begin led=8hff; end always@(posedge clk)//20MHZ clock begin if (!sw1) begin led=8h80; count = 20h0; end else begin count=count+1b1; if(count==24h1E8480)// begin count = 20h0; led=led1; if(led==8h0) led=8h80; end; end end endmodule 编译 在菜单栏选择如下图所示进行编译 编译完成后没错误的话对如图6 的提示在信息，点击OK 图6 管脚分配 接下来我们要为工程的输入输出端分配管脚了，在菜单栏ToolIO Editor(如图7) 图7 打开Key_led.aoc 文件如图8 图8 选中要按下鼠标左键，选中要分配的管脚拖动到右边