第2章 C54x的硬件结构精要.ppt

2003.2.16 DSP原理及应用 ① 中央处理器CPU: 采用了哈佛结构、流水线技术。 哈佛结构 改进的哈佛结构 流水线技术 CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 ’C54x读/写操作占用总线情况 CPU包括下列基本部件： ① 40位算术逻辑运算单元ALU； ② 2个40位的累加器A和B； ③ 40位桶形移位寄存器； ④ 能完成乘法-加法运算的乘法累加器MAC； ⑤ 比较、选择、存储单元CSSU； ⑥ 指数编码器； ⑦ CPU状态和控制寄存器。 ⑧ 寻址单元 2.3.1 算术逻辑运算单元ALU 2.3.2 累加器A和B 2.3.3 桶形移位寄存器 2.3.4 乘累加器单元 乘法器/加法器单元由17×17 bit的硬件乘法器、40位专用加法器、符号位控制逻辑、小数控制逻辑、0检测器、溢出/饱和逻辑和16位的暂存器(T)等部分组成。 乘法器和ALU并行工作可在一个单指令周期内完成一次乘累加(MAC)运算。 CSSU单元主要完成累加器的高位字与低位字之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。 CSSU单元支持通信领域的各种维特比(Viterbi)算法。该算法需要完成大量的加法/比较/选择(ACS)运算。 指数编码器是一个用于支持指数运算指令的专用硬件，可以在单周期内执行EXP指令，求累加器中数的指数值。 ’C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为： 1．状态寄存器0（ST0） 进位和溢出 进位：运算结果的最高位向更高位的进位。 溢出：运算结果超出带符号位的表示范围，将造成运算错误。 2．状态寄存器1 (ST1) 3．工作方式状态寄存器PMST IPTR：用来指示中断向量所驻留的128字程序存储器的位置； MP/MC：用来确定是否允许使用片内程序存储器ROM OVLY：用来决定片内双寻址数据RAM是否映射到程序空间。 AVIS：用来决定是否可以从器件地址引脚线看到内部程序空间地址线； DROM：用来决定片内ROM是否可以映射到数据存储空间； CLKOFF：用来决定时钟输出引脚CLKOUT是否有信号输出； SMUL：用来决定乘法结果是否需要进行饱和处理； SST：用来决定累加器中的数据在存储到存储器之前，是否需要饱和处理。 一、微处理器（MP）　 ’C54x片内存储器资源配置 TMS320VC5402存储器配置结构 ’C54x片内程序存储器配置 程序存储空间可通过PMST寄存器的MP/MC和OVLY控制位来设置内部存储器的映射地址。 F000H~F7FFH：用户专用程序，由TI公司固化； F800H~FFFFH：TI公司定义。 ● 引导程序。 用来存放执行指令所使用的数据，包括需要处理的数据或数据处理的中间结果。 特殊功能寄存器 第2章 TMS320C54x的硬件结构 中断矢量表 (内部存储器) FF80H FFFFH 保留 FF00H FF7FH 内部ROM F000H FEFFH 外部存储器 4000H EFFFH OVLY=1 内部DARAM OVLY=0 外部存储器 0080H 3FFFH OVLY=1 保留 (0页) OVLY=0 外部存储器 0000H 007FH 程序存储空间 地址 MP/MC=0 微计算机模式 中断矢量表 (外部存储器) FF80H FFFFH ±￡á? FF7FH ???úROM 外部存储器 4000H OVLY=1 内部DARAM OVLY=0 外部存储器 0080H 3FFFH OVLY=1 保留 (0页) OVLY=0 外部存储器 0000H 007FH 程序存储空间 地址 外部存储器 MP/MC=1 微处理器模式 数据存储空间 地址 DROM控制的 数据存储空间 DROM=1 保留 FFFFH DROM=0 外部存储器 FF00H DROM=0 外部ROM DROM=1 内部ROM F000H FEFFH 外部存储器 4000H EFFFH 内部DARAM (16K×16位) 0080H 3FFFH 存储器映像寄存器 暂存寄存器 0000H 005FH 0060H 007FH DROM=1 保留 DROM=0 外部存储器 FF00H FFFFH DROM=1 内部ROM DROM=0 外部存储器 F000H FEFFH 外部存储器 4000H EFFF