第2章 基本逻辑门电路精要.ppt

CMOS集成电路的特点 （1）静态功耗低。 （2）电源电压范围较宽。 （3）输入阻抗大。 （4）抗干扰能力强。CMOS集成电路的电压噪声容限可达电源电压的45%，而且高、低电平的噪声容限基本相等。 （5）逻辑摆幅大。空载时输出高电平达Vdd，输出低电平0V。 * [练习 2] 用公式法将下列函数化简为最简与或式。 * [练习 3] 用图形法将下列函数化简为最简与或式。 （1） 画函数的卡诺图 （2） 合并最小项：画包围圈 （3） 写出最简与或表达式 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 [解] 1 F（A, B, C, D）= m(0,2,4,5,7,13)+ d(8,9,10,11,14,15) ╳ ╳ ╳ ╳ ╳ ╳ * [练习 4] 用图形法将下列函数化简为最简与或式。 （1） 画函数的卡诺图 （2） 合并最小项：画包围圈 （3） 写出最简与或表达式 AB CD 00 01 11 10 00 01 11 10 1 [解] 1 1 1 1 ╳ ╳ ╳ ╳ ╳ ╳ * 四、逻辑函数常用的表示方法： 真值表、卡诺图、函数式、逻辑图和波形图。 它们各有特点，但本质相同，可以相互转换。尤其是由真值表 → 逻辑图 和 逻辑图 → 真值表， 在逻辑电路的分析和设计中经常用到，必须熟练掌握。 五、TTL和CMOS集成门电路 * * 2.2.5. 2 几种表示方法之间的转换 一、真值表 函数式 逻辑图 [例] 设计一个举重裁判电路。在一名主裁判(A) 和两名副裁判 (B、C) 中，必须有两人以上(必有主裁判)认定运动员的动作合格，试 举才算成功。 ① 真值表 函数式 将真值表中使逻辑函数 Y = 1 的 输入变量取值组合所对应的最小项相加，即得 Y 的逻辑函数式。 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 * 函数式 卡诺图化简 A BC 0 1 00 01 11 10 1 1 0 1 0 0 0 0 ② 函数式 逻辑图 A B Y C ≥1 * 真值表 函数式 二、逻辑图 0 1 1 0 A B Y 0 0 0 1 1 0 1 1 B A * 2. 3 TTL 集成门电路 （Transistor—Transistor Logic） 2. 3. 1 TTL 反相器 一、电路组成及工作原理 +VCC(5V) R1 uI uo 4k? A D1 T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 输入级 中间级 输出级 D1 — 保护二极管 防止输入电压过低。 当 uI - 0.5 ~ - 0.7 V 时， D1 导通， uI 被钳制在 - 0.5 ~ - 0.7 V，不可能继续下降。 1. 电路组成 因为 D1 只起保护作用，不参加逻辑判断，为了便于分析，今后在有些电路中将省去。 * 2. 工作原理 +VCC(5V) R1 uI uo 4k? A T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 0V T1 的基极电压无法使 T2 和 T4 的发射结导通 T1 深度饱和 T2 、 T4截止，iC1 = 0 RL 拉电流 T3 、 D 导通 0V 3.6V 0V 0.7V 0V 负载的等效电阻 iC1 5V 因为 所以 则 ① * +VCC(5V) R1 uI uo 4k? A T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 2. 工作原理 e b c 因为 : uE uB uC ，即 发射结反偏 集电结正偏 i i i = βi ib =(1+ βi )ib 4.3V c? e? 3.6 V 1.4V 0.7V 2.1V ② T1 倒置放大状态 T2 饱和，T3 、D 均截止 T4 饱和导通 uO = UCES4 ≤ 0.3V 1V 0.3V 0.3 uI/V uO/V 0 3.6 3.6 0.3 则 所以 * 1. 电压传输特性 1 +VCC +5V uI + - uO + - A B 0 uO /V uI /V 1 2 3 4 1 2 3 4 AB 段： uI 0.5 V ， uB1 1.3 V ， T2 、T4 截止， T3 、D 导通。 截止区 3.6V BC 段： T2 开始导通(放大