第2章 硬件结构精要.ppt

空闲模式下，若任一个允许的中断请求被响应时，IDL位被片内硬件自动清“0”，从而退出空闲模式。当执行完中断服务程序返回时，将从设置空闲模式指令的下一条指令（断点处）继续执行程序。 当使用硬件复位退出空闲模式时，在复位逻辑电路发挥控制作用前，有长达两个机器周期时间，单片机要从断点处（IDL位置“1”指令的下一条指令处）继续执行程序。在此期间，片内硬件阻止CPU对片内RAM的访问，但不阻止对外部端口（或外部RAM）的访问。 为避免在硬件复位退出空闲模式时出现对端口（或外部RAM） 的不希望的写入，在进入空闲模式时，紧随IDL位置1指令后的不应是写端口（或外部RAM）的指令。 2.9.2 掉电运行模式 1. 掉电模式的进入 用指令把PCON寄存器的PD位置1，便进入掉电模式。由图2-17，在掉电模式下，进入时钟振荡器的信号被封锁，振荡器停止工作。 由于没有时钟信号，内部的所有功能部件均停止工作，但片内RAM和SFR的原来内容都被保留，有关端口的输出状态值都保存在对应的特殊功能寄存器中。 * 2. 掉电模式的退出 两种方法：硬件复位和外部中断。硬件复位时要重新初始化SFR，但不改变片内RAM内容。只有当Vcc恢复到正常工作水平时，只要硬件复位信号维持10ms，便可使单片机退出掉电运行模式。 3. 掉电和空闲模式下的WDT 掉电模式下振荡器停止，意味着WDT也就停止计数。用户在掉电模式下不需要操作WDT。 掉电模式的退出有两种方法：硬件复位和外部中断。当用硬件复位退出掉电模式时，对WDT的操作与正常情况一样。 * 外部中断方式退出掉电模式时，应使中断输入保持足够长时间的低电平，以使振荡器达到稳定。 当中断变为高电平之后，该中断被执行，在中断服务程序中复位寄存器WDTRST。在外部中断引脚保持低电平时，为防止WDT溢出复位，在系统进入掉电模式之前先对寄存器WDTRST复位。 在进入空闲模式前，应先设置AUXR中的WDIDLE位，以确认WDT是否继续计数。 当WDIDLE=0时，空闲模式下的WDT保持继续计数。为防止复位单片机，用户可设计一定时器。该定时器使器件定时退出 * 空闲模式，然后复位WDTRST，再重新进入空闲模式。 当WDIDLE=1时，WDT在空闲模式下暂停计数，退出空闲模式后，方可恢复计数。 CPU输出1时，Q=1，场效应管截止，P2.x引脚输出1；CPU输出0时，Q=0，场效应管导通，P2.x引脚输出0。 输入时，分为“读锁存器”和“读引脚”两种方式。“读锁存器”时，Q端信号经输入缓冲器BUF1进入内部总线；“读引脚”时，先向锁存器写1，使场效应管截止，P2.x引脚上的电平经输入缓冲器BUF2进入内部总线。 2．P2口总结 作为地址输出线使用时，P2口可输出外部存储器的高8位地址，与P0口输出的低8位地址一起构成16位地址，共可寻址64KB的地址空间。当P2口作为高8位地址输出口时，输出锁存器的内容保持不变。 作为通用I/O口使用时，P2口为一个准双向口，功能与P1口一样。 一般情况下，P2口大多作为高8位地址总线口使用，就不能再作为通用I/O口。如果不作为地址总线口使用，可作为通用I/O口使用。 2.5.4 P3口 由于AT89S51的引脚数目有限，因此在P3口电路中增加了引脚的第二功能（定义见表2-1）。 P3口的每一位都可分别定义为第二输入功能或第二输出功能。字节地址为B0H，位地址为B0H～B7H。P3口某一位的位电路结构见图2-11。 * 图2-11 P3口某一位的位电路结构 1．P3口工作原理 （1）第二输入/输出功能。 当选择第二输出功能时，该位的锁存器需置“1”，使“与非门”为开启状态。当第二输出为1时，场效应管截止，P3.x引脚输出为1；当第二输出为0时，场效应管导通，P3.x引脚输出为0。 当选择第二输入功能时，该位的锁存器和第二输出功能端均应置1，保证场效应管截止，P3.x引脚的信息由输入缓冲器BUF3的输出获得。 （2）第一功能的通用I/O口 当用作通用I/O输出时，“第二输出功能”端应保持高电平，“与非门”为开启状态。CPU输出1时，Q=1，场效应管截止，P3.x引脚输出为1；CPU输出0时，Q=0，场效应管导通，P3.x引脚输出为0。 当用作通用I/O输入时，P3.x位的输出锁存器和“第二输出功能”端均应置1，场效应管截止，P3.x引脚信息通过输入BUF3和BUF2进入内部总线，完成“读引脚”操作。 2.6 时钟电路与时序 产生AT89S51工作时所必需的控制信号，在时钟信号控制下，严格按时序执行指令。 执行指令时，CPU首先到程序存储器中取出需要执行的指令操作码，然后译码，并由时序电路产生一系列控制信号完