第2讲—典型部件设计精要.ppt

μIR3为1产生CPR；μIR2为1产生CPMAR；μIR4为1产生CPPC； μIR1为1产生 WR；μIR0为1产生 RD；μIR5为1产生XMAR选择信号；μIR6为1产生XPC选择信号；μIR7为1产生寄存器R的三态允许信号OE； 因为利用微程序，还必须设计微地址增1计数器μPC。 微程序的编制，由存储器的操作确定： 1）读出地址ad1放入MAR寄存器： XPC、RD、CPMAR有效，即微指令：000045（16进制数） 2）M（ad1）即 x 送入寄存器R： XMAR、RD、CPR、CPPC（PC增1）即微指令：000039H 3）读出ad2送入MAR ，即微指令：000045（16进制数） 4）x 送入地址ad2中 XMAR、WR、OE有效，即微指令：0000A2H 共4条微指令。 （3）调试步骤 设计存储器外围逻辑并下载至FPGA中。 设计微程序并将微程序以十六进制代码键入ROM3# 、ROM2#、ROM1#中 按一次脉冲键读出并执行一条微指令，并检查微指令执行情况，直至结束。 在RAM中，预先写入ad1、ad2、x具体数据。 第2讲—典型部件的设计与测试 计算机科学与技术学院 张瑞华 课程设计的三个步骤 明确设计要求 ? 方案设计 ? 逻辑图设计 ? 课程设计 初始阶段 编程设计阶段 用库元件或自定义元件 生成逻辑图 编译与优化 ? 生成编程文件 ? 编 程 与 测 试 阶 段 编程下载 ? 功能测试 ? 课程设计步骤： 第一阶段为计算机的典型部件设计 学生通过对部件的设计，以期达到对部件的构成、设计方法、工作原理及在计算机硬件中的功能作一系统的了解。 第二个阶段为计算机综合设计(微程序、硬布线2种实现方法) 学生将用多个部件构造一台较为复杂的计算机硬件系统 以期达到对计算机的总体设计、基本构成、基本原理有一个清楚的认识并能建立一个清晰的整机概念，从而扎实地掌握一种数字系统的设计方法 2.1 典型部件课程设计 1、算术逻辑运算单元ALU的设计 在新的实验平台上,QuartusII环境下,可以利用集成电路二片74LS181运算器构成八位组间串行进位运算器，也可以借助先行进位发生器74LS182构成组间并行进位八位运算器. F3 F2 F1 F0 F7 F6 F5 F4 B3N ~ B0N C8 A3N ~ A0N B7N ~ B4N A7N ~ A4N CN4 74LS181 CN CN4 74LS181 CN C0 也可以借助先行进位发生器74LS182构成组间超前进位并行八位运算器. F3 F2 F1 F0 F7 F6 F5 F4 PN GN B3N ~ B0N C8 A3N ~ A0N B7N ~ B4N A7N ~ A4N CN4 74LS181 CN 74LS181 CN GN1 PN1 CX GN0 PN0 PN 74LS182 C1 GN C0 74LS181芯片的介绍 引脚图与引脚说明 引脚P、N是2个级联输出端，可同时产生 快速进位，配合74ls182可产生全速并行 进位链。（参考计组课本6.5节） 74ls181功能图： 算术运算关注: A加B(1001CN=1) A减B(0110CN=0) A加1(0000CN=0) A减1(1111CN=1) A加B加1（1001CN=0） 逻辑运算关注: 逻辑异或(0110) 逻辑与(1011) 逻辑或(1110) A逻辑非(0000) B逻辑非(0101) A直传(1111) B直传(1010) 逻辑运算与CN无关 加法器的实现方法：利用2片74ls181组成8位的加法器，微控制信号相应增多：M、S3、S2、S1、S0。 8位超前进位并行加法器,也可用74181、74182设计实现 实验一： 微程序控制的运算器设计 1、设计目的 ①熟悉简单运算器的结构。 ②熟悉微命令的产生和时序。 ③熟悉运算器功能测试。 2、设计简述 设计一个八位算法逻辑运算单元ALU 两操作数由八位寄存器R0、R1提供，其结果放入R2中。具体何种操作可由微命令任意设定。 （1）运算器结构 R0、R1、R2均为D触发器组成