- 1、本文档共42页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
14–15电子设计综合实验–要求及交流信号测量
ADC0832:体积小,兼容性强,性价比高 ● 8位分辨率; ● 双通道A/D转换;● 输入输出电平与TTL/CMOS相兼容; ● 5V电源供电时输入电压在0~5V之间; ● 工作频率为250KHZ,转换时间为32μS; ● 一般功耗仅为15mW; ● 8P、14P—DIP(双列直插)、PICC多种封装; ● 商用级芯片温宽为0°C to +70°C,工业级芯片温宽为40℃ to +85℃ 应用:电压测试仪 ADC0832与单片机的接口: 4条数据线:CS、CLK、DO、DI。由于DO端与DI端在通信时并未同时有效并与单片机的接口是双向的,所以电路设计时可以将DO和DI并联在一根数据线上使用。 CS作为选通信号,在时序图中可以看到,以CS置为低电平开始,一直到置为高电平结束。CLK提供时钟信号,我们要注意看CLK的信号的箭头指向,向上为上升沿有效,向下为下降沿有效。DI、DO作为数据端口。 当ADC0832未工作时其CS输入端应为高电平,此时芯片禁用,CLK和DO/DI的电平可任意。当要进行A/D转换时,须先将CS使能端置于低电平并且保持低电平直到转换完全结束。此时芯片开始转换工作,同时由处理器向芯片时钟输入端CLK输入时钟脉冲,DO/DI端则使用DI端输入通道功能选择的数据信号。在第1个时钟脉冲的下沉之前DI端必须是高电平,表示启始信号。在第2、3个脉冲下沉之前DI端应输入2位数据(SGL、Odd)用于选择通道功能: 在完成输入启动位、通道选择之后,就可以开始读出数据,转换得到的数据会被送出二次,一次高位在前传送,一次低位在前传送,连续送出。在程序读取二个数据后,我们可以加上检验来看看数据是否被正确读取。 调用:变量名=GetValue0832(通道值);? ADC0832是8位分辨率,返回的数值在0~255之间,对应模拟数值为0~5V,因此每一档对应的电压值约为0.0196V。 读取数值的子函数GetValue0832 ,二通道独立读取,入口参数是通道值(0或1),出口参数则是读取的结果。 FPGA实现数字电压测量的工作过程:首先由模数转换器对模拟电压进行模数转换,接着FPGA对转换后的数字信号进行处理,再将结果用数字信号直接显示出来。 系统结构框图:系统由三部分组成, ADC数模转换、 FPGA信号处理和控制、显示电路。 ADC数模转换:实现模拟量向数字量的转换。 FPGA信号处理和控制:FPGA与ADC控制信号进行连接,控制ADC的模数转换过程,转换结束后,由FPGA对其进行数据处理并控制显示单元工作。 显示电路:LED数码管接收FPGA信号,实现电压值的显示。 4.FPGA扩展:实现AD转换控制电路设计,测量电压幅度 ADC0809,8位分辨率,输出逻辑电平与TTL、CMOS电路兼容。 IN7~IN0:8路模拟输入量,模拟电压的输入范围0~5V。 ADDC~ADDA:地址输入信号,译码后选择模拟量中的一路进行AD转换。 ALE:地址锁存允许输入信号,上升沿锁存地址,启动译码选中一路模拟量输入。 START:启动转换输入信号,正脉冲有效。上升沿复位内部寄存器,下降沿启动控制逻辑,开始AD转换。 EOC:转换结束输出信号。下降沿表示转换正在进行,高电平表示转换结束。 OE:输出允许信号,高电平有效,转换结果送到数据输出线。 D7~D0:8位数字信号输出。 CP:外部时钟输入,时钟最高频率640KHz,转换时间约100μs。 VR(+)、VR(-):基准电压。单极性输入时,VR(+)接+5V,VR(-)接地。 VCC:电源电压,接+5V。 GND:信号接地端。 4.FPGA扩展:实现AD转换控制电路设计,测量电压幅度 ADC0809工作过程:①输入地址信号ADDC~ADDA;②在地址锁存允许输入信号ALE的作用下,地址信号被锁存,产生译码信号,选中一路模拟量输入;③输入启动转换信号START启动转换;④输出转换结束信号EOC;⑤在输出允许信号OE的控制下,将转换结果输出到数字信号输出端D7~D0。 ① ② ③ ④ ⑤ 根据ADC0809的工作时序,可以采用查询信号EOC方式,通过FPGA实现对ADC0809的采样控制。采样控制电路的流程: 转换准备,信号初始化 地址锁存信号ALE有效, 实现地址锁存 转换信号START有效, 启动模数转换 输出允许信号OE有效, 输出数字信号,转换结束 查询转换结束信号EOC, 判断转换是否结束 Yes No 根据流程图编写的采样控制电路VHDL程序如下,这里采用状态机的描述方式。为了配合电路的调试,这里指定地址信号,ADDA=1。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ADC0809 I
文档评论(0)