实验一QuartusⅡ运用.doc

实验 Quartus Ⅱ运用 一、实验目的 二、实验应该建立，此文件夹默认工作库。任何一项设计都是一项工程不同的设计项目最好放在不同的文件夹中。例，立D:\Designs作为工作库，以便将设计过程中的相关文件存储于此。Quartus 双击桌面上的QuartusⅡ图标或单击开始按扭，启动QuartusⅡ。其初始界面如图1所示。 图1 初始界面 （2）编辑文件 单击标题栏中的File→New对话框，如图所示 输入选择对话框 单击New对话框的Device Design Files选择编译文件的语言类型这里选VHDL Files，选好后单击【OK】按钮，打开VHDL文本窗中入的程序，这是一个。 文本编辑器 输入完成之后File→Save As选项，将编辑的文本文件存在已的文件夹:\Designs下，存盘文件名应该与实体名一致，即.vhd。当出现问句Do you want to create…时可选否。1）打开建立新工程File→New Project Wizard菜单，出对话框。 新建工程向导 在图4中，单击【Next】按钮，出现如图5所示的工程基本设置对话框。 图5 工程基本设置 在最上面的输入框中输入工作库文件夹的地址，本例的地址是D:\Designs，或者单击框最上一栏右侧的…】按钮D:\ Designs文件夹2) 将设计文件加入工程中 击Next】按钮，在弹出的对话框中将关的文件加入，有两种：一种是击右边的dd All】按钮，将设定工程目录中的所有VHD文件加入到工程文件栏；种是击…】按钮，从工程目录中选出相关的VHDL文件。 选择文件夹目录 图5中间的输入框要求输入该工程的名称，一般顶层文件为工程。 新建工程基本情况 图8 加入设计文件 (3) 选择仿真器和综合器类型击图的Next】按钮，这时弹出选择仿真器和综合器类型的窗口。如果选择默认的NONE表示QuartusⅡ中自带的仿真器和综合器。在都选默认NONE选项。 EDA工具设置 (4) 选择目标芯片击Next】按钮，选择目标芯片。首先在F栏选芯片系列，选ACEX20KE系列在此栏下选择目标器件Yes选项，。 器件模式 本例采用手动选择，单击图10中的【Next】按钮，选择此系列的具体芯片：EPK30ETC144-1， 目标器件选择 单击【Next】按钮后，弹出工程设置统计窗口，图所示。 摘要 (5) 结束设置最后Finish】按钮，uartusⅡ主窗口的左侧，如图所示 工程管理窗口 该图是工程 的工程管理窗口或称Compilation Hierarch窗口，主要显示本工程项目的层次结构和各层次的实体名。目标芯片的配置1) 选择目标芯片Assignments→Settings菜单，在弹出的对话框中选C下的Device选目标芯片EPK30ETC144-1（此芯片已在建立工程时选定了）也可在Available devices栏分别Package（封装形式）、Pin count（管脚数量）和Speed（速度）来选定芯片。 选择器件对话框 (2) 选择目标器件编程配置方式图中的evice Pin Options…】（本例中字母D被挡住了）按钮进入，首先选择Configuration项，在此框的下方有相应的说明在此可选Configuration方式为Passive Serial，这种方式可以直接由PC机配置，也可由专用配置器件进行配置。配置器件选。15 配置选项卡 (3) 选择输出配置图的Programming Files，可以选Hexadecimal，即产生下载文件的同时，产生十六进制配置文件，起始为0，为递增方式如图所示。此文件可用于单片机与EPROM构成的FPGA配置电路系统。6 程序文件选项卡 (4) 选择目标器件闲置管脚的状态6中的Unused Pins选项卡，可根据实际需要选择目标器件脚的状态，可选择输入呈高阻状态输出呈低电平状态输出不不作任何选择。 空闲管脚设置选项卡 4．编译 （1）编译 单击标题栏中的Processing→Start Compilation选项，启动全程编译编译包括对设计输入的多项处理操作，其中包括排错、数据网表文件提取、逻辑综合、适配、装配文件（仿真文件与编程配置文件）生成，以及基于目标器件的工程时序分析等。如果工程文件有错误，在下的信息栏中会显示出来。可双击此条，在闪动的光标处（或附近），改正后存盘，再次进行编译，。 编译进程信息 （2） 阅读编译报告 编译成功后可以看到如图所示。栏目是编译处理信息，右是编译报告可以在Processing菜单的Compilation Report处见到。 编译报告 5．仿真 仿真就是对设计项目进行一项全面彻底的测试，以确保设计项目的功能和时序特性，保证