第2章89C51单片机引脚及其功能.ppt

第二章 89C51单片机硬件结构和原理 第2章89C51单片机硬件结构和原理 §2.1 89C51单片机芯片内部结构及特点 §2.1.1 89C51单片机的基本组成 2.1.1 89C51单片机的基本组成 另外89C51是用静态逻辑来设计的，其工作频率可下降到0 Hz，并提供两种可用软件来选择的省电方式 1. 在空闲方式中，CPU停止工作，而RAM、定时器/计数器、串行口和中断系统都继续工作。 此时的电流可降到大约为正常工作方式的15%。 2.在掉电方式中，片内振荡器停止工作，由于时钟被“冻结”，使一切功能都暂停，故只保存片内RAM中的内容，直到下一次硬件复位为止。 这种方式下的电流可降到15 μA以下，最小可降到0.6μA。 2.1.1 89C51单片机的基本组成 89C51单片机还有一种低电压的型号，即89LV51，除了电压范围有区别之外，其余特性与89C51完全一致。 89C51/LV51是一种低功耗/低电压、高性能的8位单片机。它采用了CMOS工艺和高密度非易失性存储器（NURAM）技术，而且其输出引脚和指令系统都与MCS51兼容； 片内的Flash ROM允许在系统内改编程序或用常规的非易失性存储器编程器来编程。因此89C51/LV51是一种功能强、灵活性高，且价格合理的单片机，可方便地应用在各种控制领域。 §2.1.2 89C51单片机芯片内部结构 一、结构图 由 中央处理单元（CPU）、存储器（ROM及RAM）和I/O接口组成。 89C51单片机内部结构如 图2-2所示。 二、结构组成 1、中央处理单元（89C51CPU） 1）运算器 1）运算器 （1）8位的ALU：可对4位、8位、16位数据进行操作。 2）控制器 （1）程序计数器PC（16位） （1）程序计数器PC（16位） 由两个8位计数器PCH、PCL组成。 PC是程序的字节地址计数器，PC内容为将要执行的指令地址。 改变PC内容，改变执行的流向。 PC可对64KB的ROM直接寻址，也可对89C51片内RAM寻址。 （2）指令寄存器IR及指令译码器ID 由PC中的内容指定ROM地址 取出来的指令经IR送至ID 由ID对指令译码产生一定序列的控制信号，以执行指令所规定的操作。 （3）振荡器和定时电路 89C51单片机片内有振荡电路，只需外接石英晶体和频率微调电容（2个30pF左右），其频率范围为1.2MHz~12MHz。该信号作为89C51工作的基本节拍即时间的最小单位。 2、存储器 1）程序存储器（ROM） 1）程序存储器（ROM） 89C51片内为4KB Flash ROM。 地址从0000H开始。 用于存放程序和表格常数。 2）数据存储器（RAM） 89C51RAM均为128B，地址为00H～7FH。 用于存放运算的中间结果、数据暂存以及数据缓冲等。 这128B的RAM中有32个字节单元可指定为工作寄存器。 片内还有21个特殊功能寄存器（SFR），它们同128字节RAM统一编址，地址为80H～FFH。后面详细介绍。 3、I/O接口 89C51有四个8位并行I/O接口P0～P3。 它们都是双向端口，每个端口各有8条I/O线。 P0-P3口四个锁存器同RAM统一编址，可作为SFR来寻址。 §2.2.1 89C51单片机引脚 一、电源引脚：Vcc和Vss 1．Vcc(40脚)：电源端，为+5V。 2．Vss(20脚)：接地端。 二、时钟电路引脚：XTAL1和XTAL2 XTAL2（18脚）：片内它是振荡电路反向放大器的输出端 XTAL1（19脚）：在片内它是振荡电路反向放大器的输入端 三、控制信号引脚： RST、ALE、PSEN和EA 1、P0口： 漏极开路的8位准双向I/O口，每位能驱动8个LS型TTL负载。 在CPU访问片外存储器时，P0口为分时复用的低8位地址总线和8位数据总线。 在Flash ROM编程时，P0端口接受指令字节；而在校验程序时，则输出指令字节。 3、P2口： P2口：带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。 在CPU访问片外存储器时，它输出高8位地址。 在对Flash ROM编程和校验时，接收高位地址和控制信号 4、P3口： 带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。P3口除作为一般I/O口外，每个引脚都有第二功能。 在对Flash ROM编程和校验时，接收控制信号 1、普林斯顿结构 3、用户角度 3、用户角度-存储器的空间配置 2、64K的片外数据存储器地址空间。访问片外RAM指令用MOVX。 一、用途： 二、编址： 三、寻址方式： 一、用途： 用