Lecture5运算器-定点加减法浅析.ppt

基本的加法器－实现加法的逻辑图 ① 实现加法时应提供以下控制信号： A→ALU，B→ALU，+，ALU→A ② 实现减法时应提供以下控制信号： A→ALU，B*→ALU，ALU+1，+，ALU→A 小结 定点补码加减法运算方法，理解减法运算用加法来实现 三种溢出检测方法及溢出判断的逻辑表达式 基本加法器：半加器，全加器中和及进位的表达式、理解电路实现 作业5 5-1.　两个定点补码数分别放在寄存器A，B中，A0，B0是符号位，试列出两数加减运算的溢出判断条件并画出逻辑电路。 5-2.　用补码运算求x-y,并判断是否溢出。 x=-0.0100, y=0.1001 x=-0.1011, y=-0.1010 5-3.　已知[x]补=1.1001,[y]补=1.1110，计算2[x]补+1/2[y]补,并判断结果是否溢出。 5-4 一个C语言程序在一台32位机器上运行，程序中定义了三个变量xyz,其中x和z是int型 ，y是short型。当x=127,y=-9时 ,执行赋值语句z=x+y后，xyz的机器码分别是 ( ) 5-5 某字长为 8位的计算机中，已知整型变量 x、y的机器数分别为[x]补=1 1110100，[y]补=1 0110000。若整型变量 z=2*x+y/2，则 z的机器数为 5-6. 用一位全加器设计一个4位8421BCD码加法器。当4位加地结果有进位或超过9时，需要做加6校正。用真值表法得到校正的条件。 5-7. 串行加法器和并行加法器有何不同？影响加法器速度的关键因素是什么？设低位来的进位信号为C0，请分别按下述两种方式写出C4,C3,C2,C1的逻辑表达式。 （1）串行进位方式 （2）并行进位方式 问题 分析手工乘法运算方法在计算机实现时面临的困难 原码一位乘中，如何把乘法运算转化为加法运算的？ 原码一位乘中，需要多次通过加法运算和移位得到部分和，效率低，如何提高乘的效率？ * * 思考 设X=-0.1010 Y=0.0101 求(X+Y)补 和 (X-Y)补 设机器数字长为 8 位（含 1 位符号位） 且 A = – 97，B = +41，用补码求 A – B 思考 定点整数、小数有原码、补码表示形式，手工在纸上怎么加减？举例分析(两正数相加、两负数相加、正负两个数相加)。(符号位直接参与运算!) [x]原+[y]原=？[x+y]原；[x]原 +[-y]原=？[x-y]原 [x]补+[y]补=？[x+y]补；[x]补+ [-y]补=？[x-y]补 计算机中表示数据的寄存寄或存储单元长度固定， 如果运行结果超过这个长度会产生什么结果？ 什么情况下会发生超出表示范围的现象？ 这个结果能否被利用？ 试从计算机的角度来判断运算结果什么时候出错了？ 定点数加减运算 课程结构 主要内容 定点补码加减法 溢出检测 基本加法器 解： [A]补 [B]补 [A]补 + [B]补 + = 0 . 1 0 1 1 = 1 . 1 0 1 1 = 1 0 . 0 1 1 0 = [A + B]补 验证 例 设 A = 0.1011，B = – 0.0101 求 [A + B]补 0.1011 – 0.0101 0.0110 ∴ A + B = 0 . 0 1 1 0 [A]补 [B]补 [A]补 + [B]补 + = 1 , 0 1 1 1 = 1 , 1 0 1 1 = 1 1 , 0 0 1 0 = [A + B]补 验证 – 1001 – 1110 – 0101 + 例 设 A = –9，B = –5 求 [A+B]补 解： ∴ A + B = – 1110 ① 补码加法的运算公式为： [x＋y]补＝[x]补＋[y]补 ② 补码减法的运算公式为： [x－y]补＝ [x]补＋[－y]补 ③ 加减法运算规则： ·参加运算的数都用补码表示。 ·数据的符号与数据一样参加运算。 ·求差时将减数求补，用求和代替求差。 ·运算结果为补码。如果符号位为0，表明运算结果为正； 如果符号位为1，则表明运算结果为负。 ·符号位的进位为模值，应该丢掉。 定点补码加减法 ① 补码加法的运算公式为：[x＋y]补＝[x]补＋[y]补 证明：下面以模为2定义的补码为例，分几种情况来证明这个公式。 （1） ?? x0， y0， 则x＋y 0 由于参加运算的数都为正数，故运算结果也一定为正数。又由于正数的补码与真值有相同的表示形式，即 [x] 补＝x [y] 补＝y 所以 [x]补＋[y]补＝x＋y＝[x＋y] 补 （2） x0， y0， 则x＋y 0或x＋y 0 当参加运算的数一个为正