第八章-可编程器件精要.ppt

结构控制字中SYN，ACO，AC1（n）, XOR(n) 组合定义： SYN ACO AC1（n） OLMC(n)工作模式 0 1 0 寄存器模式（时序，寄存器输出） 0 1 1 时序组合逻辑模式（时序电路中 组合部分，带反馈） 1 0 0 专用组合模式（组合逻辑输出） 1 0 1 专用输入模式（三态门关闭，I/O 作输入反馈） 1 1 1 反馈组合输出模式（反馈输出模式） 表 OLMC(n)工作模式 OLMC五种工作模式简化示意图如下： OLMC 5种工作模式（图中NC表示不连接） 专用输入模式 专用组合输出模式 反馈组合输出模式 时序电路中的组合输出模式 寄存器输出模式 （SYN ，ACO ， AC1（n））=101 专用输入模式 （SYN ，ACO ， AC1（n））=100 专用组合输出模式 （SYN ，ACO ， AC1（n））=111 反馈组合输出模式 （SYN ，ACO ， AC1（n））=011 时序电路中的组合输出模式 （SYN ，ACO ， AC1（n））=010 寄存器输出模式 8.5 可擦除的可编程逻辑阵列EPLD 一、结构特点 相当于“与-或”阵列（PAL） + OLMC 二、采用EPROM工艺 集成度提高 8.7 现场可编程门阵列FPGA 一、基本结构 IOB CLB 3. 互连资源 4. SRAM 1. IOB 可以设置为输入/输出；输入时可设置为：同步（经触发器）异步（不经触发器） 2. CLB 本身包含了组合电路和触发器，可构成小的时序电路将许多CLB组合起来，可形成大系统 3. Interconnect 互连资源 4. SRAM分布式每一位触发器控制一个编程点 二、编程数据的装载 数据可先放在EPROM或PC机中通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的SRAM中 “装载”结束后，进入编程设定的工作状态 ！！每次停电后，SRAM中数据消失下次工作仍需重新装载 8.9 PLD的编程 以上各种PLD均需离线进行编程操作， 使用开发系统 一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog ,真值表，方程式，电路逻辑图（Schematic） 状态转换图（ FSM） 二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试 isp器件的编程接口（Lattice） 开发 环境 使用ispPLD的优点： *不再需要专用编程器 *为硬件的软件化提供可能 *为实现硬件的远程构建提供可能 * 第八章 可编程逻辑器件-- PLD-- Programmable Logic Device 8.1 概述 一、PLD的基本特点 数字集成电路从功能上有分为通用型、专用型两大类 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的 二、PLD的发展和分类 PROM是最早的PLD PLA 可编程逻辑阵列 PAL 可编程阵列逻辑 FPLA 现场可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD 三、LSI中用的逻辑图符号 8.2 现场可编程逻辑阵列 FPLA 特点：与逻辑可编程；或逻辑可编程；输出缓冲控制;组合电路和时序电路结构的通用形式 A0~ An-1 W0 W(2n-1) D0 Dm 可编程与逻辑 +可编程或逻辑 +输出缓冲控制 例：用FPLA实现下列逻辑函数 * FPLA与ROM的区别： ① ROM的与阵列是固定的，有2n 个Wi字线）；而FPLA的与阵列较少，ROM采用全部最小项，而PLA采用简化后 的与项。 ② FPLA有熔丝和叠栅两种。 ③ FPLA有三态输出及OC门输出。 因此，PLA有必要化简，以充分利用“与项”个数。 8.3 可编程阵列逻辑PAL （Programmable Array Logic） 8.3.1 PAL的基本电路结构 一、基本结构形式 可编程“与”阵列+固定“或”阵列+输出电路最简单的形式为： 二、编程单元 出厂时，所有的交叉点均有熔丝 可编程 与阵列 固定或 阵列 8.3.2 PAL的输出电路结构和反馈形式 一. 专用输出结构 用途：