第十二章 电工电子课件精要.ppt

第12章 触发器与时序逻辑电路 【学习目标】 1）掌握触发器的特点； 2）掌握常用触发器的逻辑功能及其表示方法； 3）掌握时序电路的概念、电路构成与组合电路的区别、分类。 【能力目标】 1）常用的时序逻辑电路集成部件的应用能力； 2）查阅手册合理选用大、中、小规模数字集成电路组件的能力。 12.1 集成触发器 将能够存储1位二进制信息的逻辑电路称为触发器。 触发器按结构分为基本触发器，同步触发器，主从触发器和边沿触发器； 按逻辑功能分为RS触发器，JK触发器，D触发器，T 触发器和Tˊ触发器。 1. 触发器 (1)RS基本触发器 1）电路组成 【基本RS触发器电路及逻辑符号】如图所示。 2）逻辑功能分析 当 Q=1， 时，触发器处于“1”状态； 当Q=0 ， 时，触发器处于“0”状态。 若Q表示触发器现在的状态称为“现态”， Qn+1则表示现态的下一个状态称为“次态”。在输入信号作用下触发器可进行状态翻转。 2）当 、 时，无论触发器的现态Qn为何值，次态都为1，即Qn+1 =1，称为触发器置1。电路的交叉反馈结构使电路具有稳定的“1”状态。 3）当 、 时，电路保持原来状态不变， 即: Qn+1 = Qn 。 4）当 、 时，两个与非门的输入端均为有效信号，迫使两个输出端的状态都为1，这就破坏了两个输出端的互补关系；当输入信号消失时，两个与非门的输入端均为“1”，两个与非门均有变“0”的趋势，致使触发器的最终输出状态无法确定。所以这种输入状态不允许出现。 【基本RS触发器的真值表】如下表。 【基本RS触发器波形图】如图所示。 (2) 同步RS触发器 受CP控制的触发器称为同步触发器也称可控触发器。同步触发器状态的变化不仅取决于输入信号的变化，还取决于时钟脉冲信号CP的作用。 1）电路组成 如图所示。 2）逻辑功能分析 输入信号R、S分别送入G3、G4门，受到脉冲信号CP的控制。 当 CP=0时： G3、G4 门被封锁，无论R、S端信号如何变化，其输出均为1，基本RS触发器保持状态不变，即触发器保持原态。 当 CP=1时： G3、G4 门解除封锁，触发器接收输入信号R、S ，并按R、S电平变化决定触发器的输出。 【同步RS触发器的真值表】 如表所示。 【同步RS触发器的波形图】 2. JK触发器 （1）主从JK型触发器 1）电路组成 3）逻辑功能 JK触发器功能齐全，它具有置0，置1，保持和翻转种功能，见表: (2) 集成JK触发器 以集成触发器74LS112为例。其引脚排列如图所示。 【74LS112JK触发器真值表】见下表 3.D触发器 (1)维持D阻塞触发器（边沿触发） 维持D阻塞触发器，它的输出状态仅仅取决于时钟脉冲边沿到达的瞬间，即边沿触发。如果触发器的状态发生在时钟脉冲的上升沿称上升沿触发；反之称为下降沿触发。 1）边沿D触发器的逻辑符号如图所示。 2）逻辑功能 CP脉冲有效时，若D=0，触发器的状态为0；若=1 ，触发器的状态为1。即在CP脉冲有效时刻，触发器的状态由输入信号D确定。 D触发器特性方程为: Qn+1=D (2) 集成D触发器 74LS74是常用的双D触发器集成电路，内含两个D触发器，具有复位、置位端，上升沿触发，其外引脚排列图及逻辑符号如图所示。 【74LS174D触发器真值表】见下表 12.2 计数器 计数器是用来统计输入脉冲CP个数的电路，是典型的时序逻辑电路。 计数器的种类： 按计数进制可分为二进制计数器和非二进制计数器； 按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器； 按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器等。 计数器在控制、分频、测量等电路中应用非常广泛，所以集成计数器电路型号很多。常用的集成芯片有74LS161、 74LS90 、 74LS160等。 1. 74LS161的管脚功能及正确使用 74LS161集成计数器是一个16脚