数字电路42192.ppt

电 工 学 5 数字电路 5. 掌握 R－S、J－K、D 触发器的逻辑功能及 不同结构触发器的动作特点。 5.1 引言 1. 模拟信号 数字电路的特点 5.2 分立元件门电路 门电路的基本概念: 5.2.1 与门电路 5.2.1.2 二极管与门电路 5.2.2. 或门电路 5.2.2.2 二极管或门电路 5.2.3. 非门电路 5.2.3.2 非门电路 5.5.1逻辑代数 （1）基本律 5.5.2 组合逻辑电路的分析与设计基础 5.5.2.1 组合逻辑电路的分析 5.5.2.2 组合逻辑电路的综合 5.5.3 加法器 加法器 5.5.3.2 半加器 5.8.2 全加器 5.5.4.1 编码器 5.5.4.2 译码器 5.5.4.3 显示器 5.6 双稳态触发器 5.6.1 基本R－S 触发器 5.6.3 主从JK触发器 5.6.4.2 触发器逻辑功能的转换 5.7 时序逻辑电路 5.7.2 计数器 5.7.2.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 5.7.2.2 十进制计数器 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 0 1 CP高电平时F主状态由J、K决定，F从状态不变。 CP下降沿触发器翻转（ F从状态与F主状态一致）。 结论： 3. JK触发器的逻辑功能 Qn 1 0 0 1 1 1 0 0 Qn 0 1 CP高电平时F主状态由J、K决定，F从状态不变。 CP下降沿触发器翻转（ F从状态与F主状态一致）。 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK触发器状态表 0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 (保持功能) (置“0”功能) (置“1”功能) (计数功能) CP下降沿触发翻转 SD 、 RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD 、 RD应接高电平。 逻辑符号 CP Q J K SD RD Q JK 触发器工作波形 CP J K Q 下降沿触发翻转 例： 基本R-S触发器 导引电路 B A Q Q SD RD C D E F CP D 5.6.4 维持阻塞 D 触发器 1.电路结构 反馈线 B A Q Q SD RD C D E F CP D 5.6.4.1 维持阻塞 D 触发器 2.逻辑功能 0 1 （1）D = 0 1 触发器状态不变 0 当CP = 0时 1 1 0 当CP = 1时 0 1 0 1 触发器置“0” 封锁 在CP = 1期间，触发器保持“0”不变 B A Q Q SD RD C D E F CP D 2.逻辑功能 0 1 （1）D = 1 0 触发器状态不变 1 当CP = 0时 1 1 1 当CP = 1时 0 1 1 0 触发器置“1” 封锁 在CP = 1期间，触发器保持“1”不变 封锁 D触发器状态表 D Qn+1 0 1 0 1 上升沿触 发翻转 符号 D CP Q Q RD SD CP上升沿前接收信号，上升沿时触发器翻转，（ 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =Dn；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻) 结论: D 触发器工作波形图 CP D Q 上升沿触发翻转 例： 1. 将JK触发器转换为 D 触发器 当J=D，K=D时，两触发器状态相同 D触发器状态表 D Qn+1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1