网站大量收购闲置独家精品文档,联系QQ:2885784924

AltiumDesigner与Cadence文件件的转换.docx

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
AltiumDesigner与Cadence文件件的转换

将cadence allegro的brd文件导入AD中有2种方法:1。直接转换。AD summer 08 or winter 09已提供之间import的功能了。具体操作见Altium公司主页的Allegro importer流程:/products/altium-designer/features/summer08.cfm#PS:AD summer 08以下版本不支持导入allegro的brd文件,但是支持导入orcad layout的max文件;但同为cadence的产品,不能导入allegro layout的brd文件。2。对于低版本的中Altium Designer,Allegro PCB(brd文件)需要通过其他一些途径实现,以Altium Designer 6.6为例介绍将Allegro的brd板子导入AD中。基本思想是用CAM文件,具体步骤:1、从Allegro PCB Editor中导出Gerber文件和IPC网表文件(不要IPC网表也可以,不过那样导入的PCB网络名是AD随机命名的)。也可以导出ODB++文件(可能还是需要IPC网表),我觉得这个比Gerber方便。Allegro需要安装第三方软件才能输出ODB++,这个在导出时会提示下载的(软件是free的)。2、在AD中新建一个CAM文件。3、通过AD的File/Import导入Allegro输出的Gerber/ODB++,(可选)通过File/Import/Net List导入IPC网表。4、使用Tool/Netlist/Extract提取导入的Gerber/ODB++的网络(将相连的Track视为同一网络,网络名随机生成)。5、(可选)通过File Import/NetList导入IPC网表。如果3中已导入,忽略本步。6、通过Tool/NetList/Campare将Extrat的网表和IPC网表进行比较,从而将网络(大部分)命名为Allegro中原来的网络名。7、通过File/Export/Export to PCB,将CAM文件导出到PCB。至此基本完成了导入功能,但是所有的元件已经分解成了Pad,overlay上的Designator也已经不再是Text型。8、元件的“恢复”:选中一个元件的所有primitive,将其作为一个Union,然后使用准备好的封装进行替换。这个可能比较费时了:-)其实也可以不准备封装,直接选中一个元件的所有primitive,复制到PCB library的新建空元件中,就制成了一个和原来一样的封装了。9、也可以这样恢复元件:建一个不包括任务元素的PCB封装,放置到要恢复的元件附近,然后将元件的primitive加入到这个元件中(右键菜单中找)。总结:通过1-7步可以完成在Altium Designer中打开Allegro的brd文件,也可以用来提取Allegro的封装,通过手动元件恢复,可以重建原brd文件。P.S.:也可以通过从Gerber和ODB++等CAM文件中Reverse Engine出PCB来,但是需要自己重新命名AD中对应的封装或重新导入封装。?如何快速积累PCB设计经验?1.学习SI,PI,EMC设计的基本原理2.向高手学,而不是老手学。高手和老手不是一个概念,高手通常是有扎实的基础理论,在实践中总结出适合自己的经验。而老手只不过是理论的验证者,重复工作的经验之家。3.仔细分析学到的经验做法,对错与否,经验的设计适用范围等。4.设计中仿真得到一个预期的性能目标。仿真不能解决一切问题,但是仿真可以帮助我们快速积累正确的经验,缩短开发周期。5.后期测试,对比仿真结果,哪些问题或者设计目标达到了预期的结果,哪些没达到预期的结果。为什么?涉及到的其他缺陷没考虑到,分析深层次的原因,及时总结记录。6.下一次设计把积累的经验用上,重复这一过程,再测试,验证以前的问题是否解决,还有什么没解决的足够好,为什么?分析再积累,做到每板均有提高!?硬件设计流程原理图逻辑功能设计,生成netlist????????? ↓PCB板数据库准备板框,层叠,电源及地布局????????? ↓check DRC,导入netlist????????? ↓关键器件预布局????????? ↓布线前仿真,解空间分析,约束设计,SI,PI仿真,设计调整???????? ↓约束驱动空间布局,手工布局???????? ↓约束驱动布线,自动布线,手工拉线,可能需要调整层叠设计??????? ↓布线后仿真??????? ↓修改设计,布线后验证??????? ↓设计输出,PCB板加工??????? ↓焊接,PCB功能调试,电磁及产品性能测试思考:1)是否每个芯片电源管脚周围加0.1uf电容去耦?低速电路适用(保证电源完整性)PS:电容去耦的原理?去耦电容

您可能关注的文档

文档评论(0)

ktj823 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档