- 1、本文档共4页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
VHDL语言快速初涉必读
一·1.数据类型BIT与STD_LOGIC有什么区别。
BIT类型的取值只能是0或1,没有不定状态X,也没有高阻态。
STD_LOGIC类型可以有9种不同的值,包括U-初始值,X-不定,0-0,1-1,Z-高阻态,W-弱信号不定,L-弱信号0,H弱信号1.‘—’不可能情况。
2.信号和变量的异同。
信号是全局量,只要在结构体中已经定义,就可以在结构体中的所有地方使用,信号的赋值符号是”=”,信号带入时可以附加延时,信号实际带入过程和带入语句的处理时分开进行的。
变量是局部量,只能在进程,子程序内部定义和使用,变量的赋值符号是“:=”,变量的赋值是立即执行的,不能附加延时。
3.VHDL语言的基本顺序语句和并行语句有哪些?
双性语句:信号带入语句
顺序语句:WHAT语句,断言语句,变量赋值语句,IF语句,CASE语句,LOOP语句,NEXT语句,EXIT语句,过程调用语句,NULL语句。
并行语句:进程(PROCESS)语句,条件带入语句,选择信号带入语句,并发过程调用语句,块语句。
4.用VHDL语言进行硬件设计的流程是什么?
1.分析实际的需求2确定芯片的功能3.用VHDL语言描述改元件4.编译,如果有错误修改后再编译直至编译通过。5.仿真,如果仿真不符合设计要求,修改程序直至仿真通过。6.测试7.综合,8.下载到实际的芯片上。
5.基本的硬件描述语言的种类有哪些?
美国国防部开发的VHDL。
Verilog公司开发的Verilog-HDL.
日本电子工业振兴协会开发的UDL/I语言。
6.VHDL语言中包含的库的种类有哪些?
库:是经编译后的数据的集合,它存放包集合定义,实体定义,构造体定义,和配置定义。
库的种类:1.IEEE库,2.STD库,3.面向ASIC的库,4.WORK库,5.用户定义库
7.IEEE库中所包含的基本类型转换函数有哪些?
函数名 所属包 TO_STDLOGICVECTOR(A)
STD_LOGIC_1164 TO_BITVECTOR(A) TO_STDLOGIC(A) TO_BIT(A) CONV_STD_LOGIC_VECTOR STD_LOGIC_ARITH CONV_INTEGER(A) CONV_INTEGER(A) STD_LOGIC_UNSIGNED 8.基本VHDL的程序结构是怎样的?
1.包含程序所用的库
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
2.实体声明
ENTITY fp IS
PORT();
END ENTITY fp;
3.结构体,具体功能的实现
ARCHITECTURE a OF fp IS
BEGIN
END ARCHITECTURE a;
9.VHDL的程序子结构有哪些?
进程(PROCESS)顺序语句,块(BLOCK)并行语句,过程(PROCEDURE)顺序语句,函数(顺序语句)。
10.简述when-else和if-else的区别?
If-else是顺序语句所以只能在进程内部使用,可以没有else语句,可以进行嵌套。有自身值带入的描述,能组成锁存电路。
When-else是并行语句,在结构体内使用,必须要有else语句,不能进行嵌套,没有自身值带入的描述,不能组成锁存电路。
11.什么是ASIC,ASIC的特点是什么?
ASIC是Application Specific Integrated Circuit的英文缩写,在集成电路界被认为是一种为专门目的而设计的集成电路。ASIC的特点是面向特定用户的需求,ASIC在生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、必威体育官网网址性增强、成本降低等优点。逻辑电平:有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等。
·其中TTL和CMOS的逻辑电平按典型电压可分为四类:5V系列(5V TTL和5V CMOS)、3.3V系列,2.5V系列和1.8V系列。
·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
中TTL电平是个范围,规定输出高电平2.4V,输出低电平0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。’0’)THEN
y=’1’;
END IF;
(2)IF (sel=’0’)THEN
y=’0’ ;
ELSE
y=’1’;
END IF;
(3)IF(sel=”00”)THEN
y=”01”;
ELSIF(sel=”01”)THEN
文档评论(0)