2014年(加速度-第5讲)选编.ppt

2007 2007 2007 2007 2007 2007 2007 （PZT-压电陶瓷） 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 2007 3.6偏置电压源与偏置电流源 整个电路系统利用5V单电源供电，因此需要为系统设置一个合理的直流偏置电压，用以表征输入的加速度的正负方向。施加在传感器固定电极上的驱动信号为高频反相方波，这种方式的调制，使得输出调制信号的直流偏压在 /2左右。 作为电路工作过程中的直流偏置，既可以避免使用电平移位电路改变信号偏置增加电路复杂程度，同时可以获得较大的动态范围 /2 2007 电路中偏置电压源需要提供整个电路工作的偏置，因此对偏置电源的驱动能力要求很高，同时，需要考虑输出的电流强度，以及所提供电压的稳定程度。在所查到的资料当中，电路中用到的基准源基本上都是带隙基准源，以达到较好的温度特性，但是采用这种方法要求工艺提供相应的双极型器件的参数，对于我们的工艺条件来说，显然是不适合的。 图3-17 偏置电压源 2007 分压电阻应尽量保持一致，因此在进行版图设计的时候，需要进行仔细考虑，尽量消除由于工艺离散性引起的不匹配。用作跟随器的运算放大器，要求有较强的驱动能力和一定的输出电流，而对带宽没有很高的要求。设计时要根据具体的电路要求进行调整。经过多次调整结构参数和反复的模拟验证，设计出满足要求的运放。 2007 图3-18 偏置电流电路 如图3-18中所示，偏置电流源共分为三个部分：启动电路，自举基准源，比例电流镜，自举基准源的结构如图3-19所示。 2007 图3-19 自举基准源 2007 图3-20 自举基准源平衡点建立 2007 由上述原理描述可知，平衡点的建立与电源Vdd无关，I1，I2不随电源电压改变，只与MOS管阈值电压有关，因此，得到的电流I2与电源电压无关。通过Q7，Q8对电流I2取镜像，得到输出电流Iout。 自举基准源电路有两个平衡点，一个为Q点，另一个为原点。为了让电路能够处在需要的平衡点上，需要外加启动电路。 可以通过启动电路当中的NMOS管向Q1管注入电流，令电路移出原点，当电路工作状态接近Q点时，启动电路中NMOS管源极电位升高，该管的电流减小，当电路达到Q点时，启动电路中NMOS管关断，无电流流入Q1管。 2007 这样在基准源输出端得到的电流Iout，将是一个仅与MOS管阈值成正比，与电阻R成反比的量。通过比例电流镜提供整体电路所需要的各个偏置电流。可以在进行芯片微调的时候对R调节，令电路获得恰当的偏置。 2007 3.7开关的设计 在实际电路中，开关是用工作在开关状态的MOS管来实现的。 在相关双取样电路中，也要用到电容对信号进行取样，因而这些非理想特性在本设计中是必须考虑的，而沟道电荷注入(Channel Charge Injection)以及时钟馈通(Clock Feedthrough)是其中的主要问题。 一些非理想特性会使MOS开关偏离理想开关特性，特别是与电容组合形成取样电路时，这些非理想特性表现更为明显，需要在设计时仔细考虑。 2007 图3-21 沟道电荷注入现象示意图 2007 图3-22 沟道电荷注入效应对取样电路的影响 事实上到底有多少电荷被注入到了CH，是难以准确估计的，也没有什么软件能精确的模拟出来，在设计时只能尽可能的减少开关管的W和L，增大取样电容CH，来减少误差。 2007 图3-23 时钟馈通的示意图 2007 图 3-24 加入伪晶体管的取样电路 图中使用了由开关控制时钟的反向时钟控制，源漏短接并与取样电容CH相连的伪晶体管Q2，引入与Q1相反的时钟馈通，部分的消除时钟馈通对取样电路影响。一般伪晶体管Q2和开关管Q1的宽长比有W2＝0.5W1和L2=L1的关系。 2007 3.8整体电路的模拟 图3-2