十分钟学会Xilinx FPGA 设计1.1.pdfVIP

DiP 十分钟学会Xinlix FPGA 设计 十分钟学会Xilinx FPGA 设计 DIGITAL POWER STUDIO DiP 十分钟学会Xinlix FPGA 设计 声明 本系列文档、软件的版权为Digital Power Studio 工作组所有。Digital Power Studio 工作组保 留所有权利。欢迎转载，但请保留这段版权声明；请勿用于商业用途。 Copyright (c) 2004, Digital Power Studio. All rights reserved. History Revision Date Issuer Notes 1.0 Mar 3, 2005 Badfish First Release DIGITAL POWER STUDIO DiP 十分钟学会Xinlix FPGA 设计 目录 概述4 实验目的4 软件准备5 流程介绍5 新建项目：5 编写和导入代码文件8 调用Modsim 进行仿真11 约束文件13 综合与实现15 下载16 DIGITAL POWER STUDIO DiP 十分钟学会Xinlix FPGA 设计 十分钟学会Xilinx FPGA 设计 概述 这个文档主要帮助大家熟悉利用ISE 进行Xilinx 公司FPGA 代码开发的基本流 程。主要是帮助初学者了解和初步掌握ISE 的使用，不需要FPGA 的开发基础， 所以对每个步骤并不进行深入的讨论。 本文介绍的内容从新建project 一直到下载到硬件观察现象为止，涵盖整个开 发过程。考虑到我们的开发一般以Verilog HDL 或VHDL 为主，在本文中未介绍 原理图输入工具和IP 核使用工具等。这同时是出于为了使文章脉络更清晰，让 大家更快地学会ISE 的考虑。关于这些专用工具，可以参看HELP 或者其他文档。 为了有个更直观的理解，我们需要一个实验平台，在本文中，采用的是Digital Power Studio 工作组FPGA SPARK1.1 综合开发平台的Xilinx 标准型开发系统。 如图1 所示（图中为Altera 子板，只需改成Xilinx 的即可）。在该开发系统中， 所 采 用 的 芯 片 是 SPARTAN II 系 列 的 XC2S200 。 可 以 参 看 /solution/fpgaspark.htm 中对该系统的介绍。 图1 FPGA SPARK1.1 外观图 实验目的 在如上系统中右边有一个128×64 带背光的点阵型液晶。我们的实验就是用 Verilog HDL 编写一段代码驱动液晶显示一个流氓兔。其效果如图2 所示： DIGITAL POWER STUDIO DiP 十分钟学会Xinlix FPGA 设计 图2 点阵