反相器电路、版图和特性.ppt

6/22/98 6/22/98 三、反相器电路、版图及特性 1、反相器晶体管电路图、工作原理 当Vin=‘0’时，VGS2=-5V, VGS1=-0V |VGS2||Vthp|, VGS1Vthn PMOS导通 NMOS截止 output=‘1’ Effects of changing the bn/bp Ratio 2、反相器的时序特性 (1)Rise and Fall times are measured between the 10% and 90% points in a transition. (tr 和tf 的定义） (2)Delay time is measured between the 50% point in the input and the 50% point in the output. 反相器的延迟 延迟时间的计算(估算） 反相器输出尖峰的形成 尖峰是由于Cgd电容的存在，高频的输入信号通过它造成的. 反相器的反转点(了解） (1) 反相器的输入信号和输出信号相等的点叫反转点。 (2) 在反转点流过NMOS和PMOS的电流相等。 (3) Therefore VSP is given by: Power Consumption (1)功耗和频率f成正比，和VDD2成正比。 3、反相器的版图 单个晶体管版图 CMOS Process Layers(CMOS 工艺层次) Intra-Layer Design Rules(设计规则) 规定各层次的最小宽度和最小间距,相关层次之间的最小间距. 两种典型的倒相器版图(Two Typical Inverter Layout Styles) 4、闩锁效应(Latch-up) 此尖峰可以导致闩锁效应(latch-up). 通过C2 电容的下降沿尖峰使得晶体管Q2导通. 电流流经晶体管 Q2 导致RW1 和 RW2 上的电压下降 ,并使得Q1管导通. 流经 晶体管Q1 的电流在电阻 RS1 和 RS2 上产生压降,使得Q2进一步导通. 通过C1的上升沿尖峰具有和前面同样的效果. 闩锁效应的解决方法(Solutions to Latch-up) 1、放慢上升/下降时间来减少尖峰的幅度. 2、缩小漏极区域的大小来减少电容 C1 和 C2值. 3、把衬底和阱接触靠近晶体管的漏极来减小电阻 RW1 和 RS2 的值. 4、将 n+ 和 p+ 区域围绕关键电路. 这些措施(叫做 保护环) 是很有效,但是很占空间限制了多晶硅作为互连层的作用. 5、需要大电流驱动的情况下，尽量使用无需PMOS的电路结构。 5、驱动大负载(Driving Large Loads) 多级驱动用于改善大负载时的开关时间. 比例因子可以用: 优化的驱动级的数目可以用公式表示： 多级驱动器的延迟： 大晶体管的版图(Layout of Large Transistors) 分布式线驱动器(Distributed Line Drivers) （了解） 驱动长线Driving Long Lines (Transmission Line Issues)(了解） 第一项是倒相器驱动总电容产生的延迟. 第二项Second term is the delay associated with the transmission line. Third term is the charging time of the load through the line resistance. 其他倒相器电路(Other Inverter Circuits)（了解） 电路 a) 是NMOS 倒相器,可以避免闩锁效应. 电路 b) 和 c) 用 PMOS 负载, 在实现多输入逻辑. 在所有的情况下,负载器件的电阻至少是有源器件电阻的4倍. 线驱动器电路(Line Driver Circuits) （了解） 由于CMOS倒相器具有闩锁效应, 因此大输出驱动器通常采用只有NMOS 晶体管来制造. 6/22/98 集成电路原理 Lecture #3 6/22/98 1、反相器的电路、工作原理 2、反相器的时序特性 3、反相器的版图设计和设计规则 4、版图设计中的闩锁效应 5、如何驱动大的负载 Vin M1 M2 OUT 0 off on 1 1 on off 0 真值表 PMOS NMOS (2) 当Vin=‘1’时，VGS2=0V,