嵌入式系统实验报告-最大公约数-VHDL.doc

嵌入式系统实验报告 实验4：最大公约数 姓名 院系 软件学院 学号 1023710422 任课教师 指导教师 实验地点 实验时间 2005-6-15 实验前准备（4分） 仔细阅读实验要求及内容 复习课本关于最大公约数求解的知识 根据实验要求，参照课本，画出基本框架图和有限数据状态机图 根据以上准备编写VHDL 代码，调试并逐步完善 完成代码后进行波形模拟，以验证程序的正确性 得分： 实验内容和目的（4分） 1）最大公约数：硬件实现求两个自然数最大公约数的专用处理器。计算完成后用七段译码器将结果显示出来。需要考虑如何输入这两个自然数，如有必要，可以预置一个自然数，另一个靠外部输入。 2）综合以前实验中获取的知识，完成稍复杂的专用处理器的设计，将嵌入式系统这门课的理论知识 用到实践中来。 3）培养ＶＨＤＬ语言开发处理器芯片的兴趣。 得分： 实验步骤（4分） 根据状态机，编写并调试源代码，保存并编译 选择芯片型号MAX7000S下的EPM7128SLC84-15 再指定芯片管脚，本次实验有clk，load，start，input0~5 输入，输出对应两个指示灯显示数据的输入完毕 ，2进制结果通过6个指示灯显示，8进制结果通过7段译码器显示。结合开发板的图解，指定好管脚 保存编译，打开波形编辑器，导入端口，进行波形模拟 输入两个整数：001110（14）和000111（7），保存并模拟，结果显示为7，符合理论，然后连接开发板，进行模拟 通过开发板的模拟输入，完成实验任务。 得分： 实验总结（4分） 实验任务难度较前几次有所增加，开发的过程中也遇到了不少困难和挫折，但是在那老师的指导下，最终顺利完成了实验任务。本实验结合了嵌入式系统课程所学的主要知识，理论与实践结合，有利于更好的掌握软硬结合的开发技术，为将来的深入学习打下基础。模拟的时候充满了欢声笑语，这是成功的喜悦，是对自己所学的肯定。希望能够在嵌入式这一方面取得更多的知识和技术。 得分： 程序源代码附到实验报告后（4分） --designed by class 4 NO.22 方伟 library IEEE; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; Entity gcd is port(clk : in std_logic; --时钟信号 start : in std_logic; --开始信号 load : in std_logic; --第二个整数开始输入信号 input : in std_logic_vector(5 downto 0); --6位2进制整数输入 lamp : out std_logic_vector(1 downto 0); --输入结束后指示灯信号 displayhigh : out std_logic_vector(7 downto 0); --最大公约数结果高3位8进制的7段译码器显示 displaylow : out std_logic_vector(7 downto 0); --最大公约数结果低3位8进制的7段译码器显示 result : out std_logic_vector(5 downto 0) --6位最大公约数结果 ); end gcd; architecture example of gcd is type state is(waitBegin, --等待开始 secondInput, --等待第二个整数输入 checkEqual, --判断两个整数是否相等 checkLarge, --判断两个整数大小 reg1Minusreg2, --第一个数减去第二个数 reg2Minusreg1, --第二个数减去第一个数 reset --重新开始 ); signal reg1 : std_logic_vector(5 downto 0); --第一个整数 signal reg2 : std_logic_vector(5 downto 0); --第二个整数 signal s: state:=waitBegin; begin process(clk) begin wait until clkevent and clk = 1; if(start = 1 and s = waitBegin) then re