文献翻译 原文译文 电子电气 自动化 科技英语2010.10.2.doc

译文 高速PCB板的EMC设计 过强的电磁辐射会使开关信号的传输受到影响，也会干扰电流。于是，高速数字系统迫使PCB设计者去探索新的设计技术。 认识到这一点之后，电磁管理机构在澳大利亚初次建立了电磁兼容体系。电磁管理机构将这一分阶段引入的框架体系在两年内分四个阶段进行。初始阶段的开始时间是1996年1月1日。 澳大利亚电子发展中心有计划的推出了两个进程：推进表面峰值设计和电磁兼容性设计。这两大进程同时在澳大利亚和新西兰展开。这些进程为电磁兼容性设计和规范提供了一个良好的学术背景。 虽然许多电磁兼容性标准跟设备的框架（外壳）、屏蔽、接地、绝缘有关，但是PCB工程师和设计者们更必须把注意力放在传输线对高速信号传输的影响上。 例如，不同用途的设计体系要求要有如之相匹配的固有域值要求。无论在什么情况下，逻辑体系都将受到具体使用场合的限制，多点接地或通过阻抗接地都会意味着降低线路等级或增加阻抗损耗。但对于功能产品和非功能产品有不同的临界系数，传输线的几何形状和多层设计会存在一个临界系数，导线阻抗、时钟信号斜率、串扰、线路平行、功率分配都会影响信号的完整性。市场上有很多EDA工具能够帮助控制这些问题，但对于一个具体的体系如果能够弄清电磁辐射和谐波产生的原因和影响就能够保证信号传输的完整性。 辐射和天线 在高频情况下，PCB板的线路扮演了一个单极天线或环状天线的角色。不同类型辐射的实质都相同——电磁波。这些电磁波是由流过PCB环路形成的谐波组成。辐射强度与电流环路面积以及信号频率成正比。普通类型的辐射也是一种电磁波，该电磁波也是由电流流经无终止的线路（或为高阻抗设计）形成的这种辐射就好像一根单极性的天线，辐射大小跟线路长度和信号频率成正比。 不幸的是，基波（复合波中频率最低的波）的高频成分更容易产生辐射，因为它的波长跟传输线路的尺寸相比要小的多，这样传输线路就好象一根单极天线，虽然谐波的幅值会随着频率的降低而增大，但电磁波的频率是由天线/线路的性质决定的。例如，界面信号频率的计算机仿真频率在10到300兆赫兹之间。 哪种速度的设计应该考虑到波的传输是否仅与导体中的电流有关呢？规则是这样的：当线路长度接近信号波长的1/7时，就必须考虑线路的重要性。如果系统信号频率为300M，则FR4板的波长大概为0.5米,陶瓷中约为100mm。 时钟速度或上升/下降时间 总的说来，系统时钟是一个比率重复的方波脉冲，这个脉冲所表示的信息为“1”或“0”，脉冲边缘的陡度应尽可能的大，信号上升沿时间与信号频率的关系为： Tr=0.35/f 其中Tr的单位为ns，f的单位为GHz。 表1所示为普通高速IC的上升沿时间与波长的关系： 表1 普通高速IC的上升沿时间与波长的关系 TTL Schottky ECL GaAs 输出上升沿时间（ns） 6-9 2-3 0.45-0.75 0.05-0.20 空气中的波长(m) 6.8 205 0.52 0.086 FR4板中的波长(m) 3.1 1.2 0.24 0.04 例如，对于ECL：f=0.35/0.45=777MHz。 从这个函数关系式可以知道，电磁波在空气中的波长约为375mm,在FR4板中的波长为175mm。所以，假如FR4板中的线路长度大于25mm，那么就必须考虑线路设计对信号电磁特性的影响。 因此，信号的上升和下降沿时间、信号时钟频率都将影响信号的临界速度，对于线路逐渐变窄或导线阻抗接近信号源阻抗的，就应该降低所加载的时钟信号的上升/下降沿的陡度。 阻抗特性 50到80欧姆的电阻经常被用在高速设计中，低阻值电阻容易导致过大的di/dt串扰以及能量损耗和高发热量问题。大电阻不仅会产生大的串扰，同时也会产生对电磁敏感的电流和辐射。 表2线路物理特性对阻抗的影响： 变量 阻抗 增加线宽 降低 增加线长 上升 增加设计面积 上升 增大介电常数 降低 来自单面或双面板的辐射不会被参考平面所传导，更确切的说，线路会对靠近它的区域造成串扰。有鞋敏感的区域应设置隔离或设法让串扰向外辐射。 但是，多数PCB板都有接地和功率分配，这样线路就有可能被埋如离层，在走线附近设置参考平面，让信号电流流经这一平面，这个有用的平面提供了一个低阻抗的功率分配和必要的退耦处理。 处于地线和电源线之间的信号线应该设置屏蔽装置，以此来减少辐射（大于45dB）和降低受干扰的几率，例如像ESD保护，它有利于对高速线路的保护、消除辐射对高速上升沿时钟信号的干扰。如果在平行面之间存在大的分布电容，那么地和电源平面都可以用做参考平面。 Hewlett Packard 的必威体育精装版研究发现，在外层板的中心会产生一个高达20dB的辐射，而同样的测试表明埋入的线路和处于边沿的线路所受到的辐射是一样的。 今年来，可以利用软件计算给定线宽线路层与层之间的