如何学好fpga.pdf

FPGA标准设计流程 FPGA标准设计流程 SuYang SuYang 公司现行流程 公司现行流程 • 原理图描述 • 原理图描述 • 波形图仿真 • 波形图仿真 • 厂商工具综合 • 厂商工具综合 现行流程局限性 现行流程局限性 • 不具有跨平台移植能力，不利于技术积累 • 不具有跨平台移植能力，不利于技术积累 • 仿真非常有限，无法进行大数据量仿真 • 仿真非常有限，无法进行大数据量仿真 • 厂商工具综合能力较差 • 厂商工具综合能力较差 • 易被厂商开发工具锁定 • 易被厂商开发工具锁定 标准流程 标准流程 Design Function IP TestBench Entry Simulation Gate level Constraints Synthesis Simulation Place Static Timing Constraints Route Analysis Timing Simulation Program Design Entry Design Entry • VHDL/Verilog HDL描述 • VHDL/Verilog HDL描述 • 可以是两种语言混合描述 • 可以是两种语言混合描述 • 描述必须是可综合的 • 描述必须是可综合的 IP IP • 厂商工具产生的模块（Altera MagaWizard • 厂商工具产生的模块（Altera MagaWizard 和Xilinx Core Generator ） 和Xilinx Core Generator ） • 公司购买的IP Core • 公司购买的IP Core • 公司自行开发的通用模块 • 公司自行开发的通用模块 • IP的形式可能是源代码，也可能是EDIF网 • IP的形式可能是源代码，也可能是EDIF网 表 表 Function Simulation Function Simulation Design Function IP TestBench Entry Simulation Gate level Constraints Synthesis Simulation Place Static Timing Constraints Route Analysis Timing Simulation Program Function Simulation Function Simulation • 功能仿真验证设计的正