实验指导3验证型.ppt

电路图如下所示，设输入B3B2B1B0为自然二进制码，用实验的方法分析电路逻辑逻辑功能，可分别采用静态和动态方法进行。 分析逻辑电路以及三态缓冲器在逻辑电路中的作用？ * “纸上得来终觉浅，绝知此事要躬行。” 实验三 三态门特性研究和典型应用 一、实验目的 1.学习应用实验的方法分析组合逻辑电路功能。 2.熟悉三态门逻辑特性和使用方法。 3.掌握三态门的典型应用， 熟悉三态门输出控制和构成总线的应用。 4.学习数字系统综合实验平台可编辑数字波形发生器使用方法。 二、实验器件、设备和仪器 1. 4双输入与非门74LS00 1片 2. 4三态输出缓冲器74LS125 1片 3. 4异或门74LS86 1片 4. 数字万用表UT56 1台 5. TDS－4数字系统综合实验平台 1台 6. PC机（数字信号显示仪） 1台 7. GOS－6051示波器 1台 芯片引脚图 三、实验内容 1、三态门逻辑特性测试（用表格记录测试数据） ①74LS125三态门的输出负载为74LS00一个与非门输入端。 74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。 测试电路图及数据表格如下页所示。 ②74LS125三态门的输出负载为74LS00一个与非门输入端。 74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。 测试电路图及数据表格如下页所示。 H H H L H H H L H L L H H H L L H L H L L L L L F （V） Y（V） A B C 三态门负载测试电路图 负载测试数据表格 注：L=？V H=？V 提示：三态门处在高阻态时，三态门输出端悬空不对外电路产生任何影响，且三态门处在高阻态时，其输出电压值受外电路影响，但不受TTL芯片输出高低电平值的约束。 实验要求①根据测试结果总结出三态门的工作特性。特别是当三态门处于高阻态时输入电平值A对输出值F是否有影响？分析三态门处于高阻态时，与非门输入端B点电压值的变化对三态门输出电压值Y有无有规律的影响？②实验测试所得数据首先要进行分析，在确定测试数据符合芯片逻辑功能，再记录。不正确要查原因，解决问题。 2、三态缓冲器实现信号单向三路总线传输 画出用74LS125芯片构成如下逻辑电路图的实验接线图，根据实验接线图组装三路输入信号经一根总线传送的单向公共总线逻辑电路，并进行测试分析。 测试分析要求： ①输入信号A和B由数字系统综合实验平台的逻辑电平信号源提供：其中 A＝0V，B＝5V。输入信号C由综合实验平台的固定频率时钟源提供：C为0.1MHz方波 。 ②总线中三态门的三个控制信号ENA～ENC由学生自行编辑，通过TDS-4 型 数字系统综合实验平台上的可编辑数字波形发生器编辑实现 ，将控制信号ENA～ENC按照下图所示的时序进行编辑。 提示：用可编辑数字波形发生器编辑实验需要的控制信号ENA~ENC时，选择频率为50KHz（仅供参考，可根据测试效果选择合适的频率）。 ③ 用数字信号显示仪同时观察和记录三态缓冲器实现信号单向三路总线传输电路的输入信号A、B、C，三态门的三个控制信号ENA～ENC和总线输出信号Y。 ④根据数字信号显示仪显示出的输入信号、控制信号和输出信号，详细分析总结单向三路总线传输电路的“总线”结构原理、工作特点以及工作注意事项。 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 G3 G2 G1 G0 B3 B2 B1 B0 B0 B1 B2 B3 G0 G1 G2 G3 EN 3.组装逻辑电路测试分析电路功能（选做） 四、实验预习要求 1. 结合本次实验内容中的三态门负载测试电路图及数据记录表格，分析该项实验测试