10.NAND闪存控制器.PDF

10. NAND闪存控制器 November 2012 cv_54010-1.2 cv_54010-1.2 ® 硬核处理器系统 (HPS) 提供一个 NAND闪存控制器以与 Altera 片上系统 (SoC) FPGA 系 统中的外部 NAND 闪存存储器相连接。可以使用外部闪存存储器来存储一个处理器启动 镜像、软件 , 或用来存储大型应用程序和用户数据。HPS NAND 闪存控制器基于 ® ® Cadence Design IP NAND 闪存存储器控制器。 NAND 闪存控制器功能 NAND 闪存控制器具有以下功能： ■ 支持一个 x8 NAND 闪存器件 ■ 支持开放 NAND闪存接口 (ONFI)1.0 ■ 支持 Hynix、Samsung、Toshiba、Micron 和 ST Micro 的 NAND 闪存存储器 - - - - ■ 支持可编程的512字节(4 、8 或16 bit纠错)或1024字节(24 bit纠错)错误纠正编 码 (ECC)扇形容量 ■ 支持流水线预读和写命令以实现增强的读 / 写吞吐量 ■ 支持每块包含 32、64、128、256、384 或 512 页面的器件 ■ 支持多平面器件 ■ 支持 512 byte、2 kilobyte(KB)、4 KB或 8 KB 的页面容量 ■ 支持可编程的纠正容量的单层单元 (SLC) 和多层单元 (MLC) 器件 ■ 提供内部直接存储器访问 (DMA) ■ 提供可编程的访问时序 © 2012 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as trademarks or service marks are the property of their respective holders as described at /common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Alteras standard warranty, but reserves the right to make changes to any products and ISO services at a