74Ls160.docx

74LS160 芯片同步十进制计数器（直接清零）·用于快速计数的内部超前进位·用于n 位级联的进位输出·同步可编程序·有置数控制线·二极管箝位输入·直接清零·同步计数本电路是由4 个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。有选通的零复位和置9输入。为了利用本计数器的最大计数长度（十进制），可将B输入同QA 输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。LS90可以获得对称的十分频计数，办法是将QD 输出接到A输入端，并把输入计数脉冲加到B输入端，在QA输出端处产生对称的十分频方波。 74LS161同步四位二进制计数器（直接清零）74LS162同步十进制计数器（同步清零）74LS163同步四位二进制计数器（同步清零）·用于快速计数的内部超前进位·用于n 位级联的进位输出·同步可编程序·有置数控制线·二极管箝位输入·直接清零·同步计数原理：这种同步可预置四位二进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。有了超前进位电路后，无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP 和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA 输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP 和ENT 输入的跳变不受时钟输入的影响。电路有全独立的时钟电路。改变工作模式的控制输入（使能ENP、ENT 或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。 引脚功能表： PEParallel Enable (Active LOW) Input并行启用（低电平）输入P0–P3Parallel Inputs并行输入CEPCount Enable Parallel Input 计数启用并行输入CETCount Enable Trickle Input计数启用涓流输入CPClOCk (Active HIGH Going Edge) Input时钟输入MRMaster Reset (Active LOW) Input主复位（低电平）输入SRSynchronous Reset (Active LOW) Input同步复位（低电平）输入Q0– Q3Parallel Outputs (Note b)并行输出（注b ） TCTerminal Count Output (Note b)终端计数输出（注b ）选择开关方式真值表： *SRPECETCEP工作模式LXXXRESET (Clear)清零HLXXLOAD (Pn Qn)置数HHHHCOUNT (Increment)计数HHLXNO CHANGE (Hold)保持（不变）HHXLNO CHANGE (Hold)保持（不变）  图2 74LS160/74LS161/74LS162/74LS163 引脚图 图2 74LS160/74LS161/74LS162/74LS163 逻辑图 图3 74LS160/74LS161/74LS162/74LS163 状态图 Count Enable = CEP ? CET ? PETC for LS160A LS162A = CET ? Q0 ? Q1 ? Q2 ? Q3TC for LS161A LS163A = CET ? Q0 ? Q1 ? Q2 ? Q3Preset = PE ? CP + (rising clock edge)Reset = MR (LS160A LS161A)Reset = SR ? CP + (rising clock edge)(LS162A LS163