6-设计运算功能块.ppt

设计运算功能块. * Critical Path 1 2 M?N阵列乘法器：关键路径 设计运算功能块. * 进位保留乘法器 因为进位位并不立即相加，而是保留给下一级加法器 在最后一级进位与“和”在一个快速的进位传播加法器中合并 优点：在最坏情况下关键路径最短并且是唯一确定的优点 设计运算功能块. * 例11.6 进位保留乘法器 为了便于把乘法器集成到芯片的其余部分，建议使这一模块的外形近似于矩形 设计运算功能块. * 树型加法器 可以同时减少关键路径和所需的加法器单元数目 设计运算功能块. * Wallace树形乘法器 优点：节省了较大乘法器所需要的硬件，同时也减少了传播延时 缺点：非常不规则 设计运算功能块. * 11.4.4 最终相加 加法器类型的选择取决于累加阵列的结构 加法器的所有输入位同时到达，选择超前进位加法器 加法器输入到达的时间非常不一致，选择进位选择加法器 11.4.5 乘法器小结 综合利用以上介绍的所有这些技术可以产生性能极高的乘法器 设计运算功能块. * 11.5 移位器 移位操作广泛应用于浮点单元、换算单元以及与常数的乘法中 A i A i-1 B i B i-1 Right Left nop Bit-Slice i ... 设计运算功能块. * 11.5.1 桶形移位器 由一个晶体管阵列构成，其行数等于数据的字长，而列数则等于最大的移位宽度 优点：信号最多只需要通过一个传输门 重要特点：移位单元的尺寸由金属线的间距来确定 设计运算功能块. * 11.5.2 对数移位器 总的移位值被分解成几个2的指数值 一个具有最大移位宽度M的移位器包括log2M级，它的第i级或者把数据移动2i位或者原样传送数据 设计运算功能块. * 11.6 其他运算器 本章中介绍的大多数设计概念也适用于这些其他运算器 某些运算器只是前面介绍的加法器或乘法器结构的简单衍生 二进制补码加法 In1 In2 In1- In2 Ci,0=1 二进制补码加法 In1 In2 In1 ? In2 Ci,0=1 SiN-1 (a) 减法器 (b) 比较器 设计运算功能块. * 实例研究：设计一个算术逻辑单元 扫描图11.40 设计运算功能块. * 11.8 综述：设计中的综合考虑 扫描图11.63 设计运算功能块. * 重要设计概念： 最重要的规则是在开始进行细节的电路优化之前选择正确的结构 决定通过电路的关键时序路径并把大部分的优化努力集中在电路的这一部分 电路尺寸不仅取决于晶体管的数目和尺寸，还取决于其他因素 规则性和模块化 功率和速度可以通过选择电路尺寸、电源电压和晶体管阈值进行互换 END 设计运算功能块. * 超大规模集成电路CAD2012 设计运算功能块 许晓琳 (xu.xiaolin@163.com) 电子科学与应用物理学院 合肥工业大学 设计运算功能块. * 本章重点 加法器、乘法器及移位器考虑性能、面积或功耗的设计 数据通路模块的逻辑和系统级优化 数据通路中功耗与延时的综合考虑 设计运算功能块. * 11.1 引言 从全局考虑 把注意力集中在对他们的目标功能影响最大的逻辑门、电路或晶体管上 非关键逻辑采用常规设计 设计运算功能块. * 11.2 数字处理器结构中的数据通路 一个典型的数据通路是由算术运算器(加法、乘法、比较和移位)或逻辑运算器(AND、OR和XOR)等基本的组合功能互连而成的 存储器 数据通路 控制器 I/O 设计运算功能块. * 数据通路常常组织成位片式结构 每一个对一位进行操作——位片式 Bit 3 Bit 2 Bit 1 Bit 0 控制 数据输入 数据输出 设计运算功能块. * 11.3 加法器 优化可以在逻辑层或电路层上进行 逻辑层上的优化意在重新安排布尔方程以得到一个速度较快或面积较小的电路 电路层优化则着眼于改变晶体管的尺寸以及电路的拓扑连接来优化速度 11.3.1 二进制加法器：定义 A B Cout Sum Cin 全加器 设计运算功能块. * S和Co的布尔表达式 从实现的角度，把S和Co定义为中间信号G(进位产生)、D (进位取消)和P (进位传播)的函数 重新写为 注意：G和P仅是A和B的函数而与Ci无关 设计运算功能块. * 逐位进位加法器 一个N位加法器可以通过把N个一位的全加器电路串联起来构成 通过该电路的延时取决于传播必须通过的逻辑级的数目并且与所加的输入信号有关 关键路径的传播延时定义为对所有可能的输入图形在最坏情况下的延时 在逐位进位加法器中，最坏情况的延时发生在LSB上产生的进位一直全程传播到MSB时 tadder≈(N-1)tcarry+