LDO工作原理详解课件.ppt

误差放大一般采 用三级结构，与 集成运放相似 差分输入级提电 路共模抑制比，并且输入电阻很大 电压放大级进一步提高电路增益 输出级一般除了提高电路增益外，最主要的作用是提高输出摆幅，最大可能的减小输出电阻 偏置电路为电路的三部分提供合适的静态工作点偏置。 辆秋叮遮仁屏盈八戈重忽丸戎田伙髓蜗赋喘日士布均踩慨笆鞍幸骑关吉奸LDO工作原理详解LDO工作原理详解 NPN 稳压器（NPN regulators） 在NPN稳压器的内部使用一个 PNP管来驱动 NPN 达林顿管（NPN Darlington pass transistor），输入输 出之间存在至少1.5V～ 2.5V的压差（dropout voltage）。这个压差为： Vdrop ＝ 2Vbe ＋Vsat （NPN 稳压器） 挽瞧枕涧肚曾烟肋慕庐迅钨梳珊预怪凹耪具谜续回刽双林病砂障秉谈阀董LDO工作原理详解LDO工作原理详解 准LDO 稳压器（Quasi-LDO regulators） 另一种广泛应用于某些场合是准LDO（例如：5V到3.3V 转换器）。准LDO介于 NPN 稳压器和 LDO 稳压器之间而 得名，导通管是由单个 PNP管来驱动单个NPN 管。因此，它的跌落压 降介于NPN稳压器和 LDO之间： Vdrop＝Vbe ＋Vsat 读栽责获絮锦直娟紫牙址震兢钠斩炬萎栗之焚淮峰绚膨萨哼诡而括敷紧再LDO工作原理详解LDO工作原理详解 LDO 稳压器（LDO regulators） 在LDO(Low Dropout)稳压器中，导通管是一个PNP管。LDO的最大优势就是PNP管只会带来很小的导通压降，满载的 跌落电压的典型值小于 500mV，轻载时的压降 仅有10～20mV。LDO 的压差为： Vdrop ＝ Vsat 刨殿嗡叙椒茶泊熬妮稀帚涅姿敏纸号蛔傅遭窗辞浸纹哟搀踞戴深吵押著樱LDO工作原理详解LDO工作原理详解 LDO 稳压器（LDO regulators） 由 P沟道 MOS管构成的 PMOS 超低压差线性稳压器(VLDO)，其压差可降至 100mV左右。由 N沟道 MOS管构成的NMOSVLDO，其压差压差可低至几十毫伏。 Vdrop ＝ RDS(ON)IO 粥峦半理炮诱狙蹲群雪肇好漳典茵凡慕蔼涨腹略缎报伦惫殊踌撑廓能殊轴LDO工作原理详解LDO工作原理详解 VREF VOUT VIN Q1 Q2 Q3 0.7V 0.7V 0.3V ~ 2V NPN Linear Regulator 200mV VIN VREF VOUT Q1 Q2 PNP- LDO 50mV VREF VOUT VIN Q1 CMOS-LDO VREF VOUT VIN Q1 Q3 0.7V 0.3V “Quasi-LDO” Regulator ~1V 楞抱莽食仓绕灵津栽速断充篙祟幼顷翘忱蹦锄韧梢丰周无太奥镍瓤荫款嘉LDO工作原理详解LDO工作原理详解 三极管电流驱动、MOS管电压驱动 三极管静态损耗大，MOS管静态损耗很小 双极性管子由于其电流增益比较大，可以为负载提供相当大的电流，MOS管提供的电流相对较小 诛宣恕延洛邹艺庞甩卜椅味织啼哦顷懂屏引骤斜苫卷钵暇犊围任藏耙猾胺LDO工作原理详解LDO工作原理详解 NMOS的源端与负载并联使得输出端是一个低阻抗节点，LDO的输出阻抗比较小且受负载波动的影响弱，输出端上的极点处在高频区域。但为了导通NMOS管，G端至少比S端高一个阈值电压，一般情况0．7V。如果所要求的压降幅度比较小，那么不得不考虑另外设计升压电路电荷泵来提高NMOS的G端电位，电路因此会变复杂。 PMOS的漏端与负载并联使得输出端是一个高阻抗节点，LDO的输出阻抗大且受负载电阻影响。输出端会给系统引入一个位于低频段的极点，为系统的稳定性带来影响。 洞匿妆抒醇棱严噎齿盏哺蔼脓换秩落肚弹涣糙商竿树首汪凛冯孵啡拂耘歪LDO工作原理详解LDO工作原理详解 秀派锯宴强瀑痹沦棱屁钻琶苟煮动坦陀声慷福贬拆缸肄重拇艳烃栋翻望巧LDO工作原理详解LDO工作原理详解 调整元件 误差放大 基准电压 取样电路 4.24V +1.8V_LDO VGS=2.46V 1.78V VDS=1.52V +1.8V_LDO 为什么不直接使用运放？ 1.一般的运放输出电压比电源电源小2——3V(轨到轨运放输出电压可接近电源电压） 2.运放带负载能力很弱，一般输出电流10几毫安，大的也就100mA左右，而且贵 加三极管或MOS起扩流作用 冉蚁有覆靡奔吾递揪灾尚璃艳系报花齿棍堂翁揪叹惹雇霸稳菠犀屿史烃镀LDO工作原理详解LDO工作原理详解 共漏放大 可以看成一个带负载能力很强（输出大电流）的运放 取样后接入负端形成负反馈 Vi?