- 1、本文档共12页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
allegro入门学习,适合初学者
allegro入门学习笔记介绍
1,开原理图文件,产生网络表
打开原理图界面,orcad capture cis,如下图:
然后进行如下操作打开原理图文件(后缀名为.dsn)
开了原理图之后的界面:
然后产生网络表(netlist),方法如下:
选中.dsn文件,tools-create netlist:
出现如下界面,直接保持默认选项,点击确定:
然后出现如下窗口,点击确定:
然后出现如下窗口,再继续确定:
这时候会在原理图文件所在的路径里产生一个名为allegro的文件夹,我们需要的网络表就存放在这个文件夹里。
此时我们已经成功产生了网络表。
2,打开PCB editor,导入网络表。
打开绘图软件,如下图:
我用的是cadence 16.2 ,其他版本的功能界面也类似。
新建一个PCB文件,后缀为.brd 将其命名为test.brd
选择board,并在上方写好命名并选好保存路径:
此时,名为test.brd的PCB文件已经新建好了。
然后导入网络表,操作如下:file-import-logic:
出现如下界面,按照红色标记的选中,下面的import directory,选择刚刚产生的网络表的路径,也就是刚刚产生的allegro文件夹路径:
设置好了之后,点击右上角的import cadence:
然后出现下面的提示,import successful,说明导入成功:
此时已经成功导入了网络表到PCB中。
3,导入元器件封装。
首先可以将界面的格点显示出来,格点显示开关是这个图标:
然后绘制板框,setup-outlines-board outline:
弹出如下界面,我们将board edge clearance设置为40mil. 这个距离是布线边界距离板框的最小距离。
然后在空白地方画一个矩形,然后点击OK完成绘制,得到如下的板框,图中的黄色区域为可布线的区域:
板框绘制完成后,导入元器件封装,place-quickplace:
出现如下界面,然后点击place:
此时我们会看到元器件都被放置到了板框的外面:
然后点击OK,完成放置。
我们可以用这个方法查看元器件是否都成功摆放:
Display-status:
得到下面这个界面:查看unplaced symbols,后面的0/18,说明一共有18个元器件封装,还有0个未导入,也就是所有元器件封装都成功导入。
元器件成功导入后,我们就可以开始布局了。
后面的详细内容,且听下回分解。:-)
文档评论(0)