CMOS集成电路制造技术.ppt

CMOS反相器结构 三、前部工序 四、后部封装 （1）背面减薄 （2）切片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）塑封 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测 （11）打印、包装 四种基本工艺 氧化工艺 掺杂工艺 淀积工艺 光刻工艺 制造过程 一、硅片制备 二、制造掩膜版 三、前部工序 四、后部封装 2.3.2 CMOS工艺的主要流程 （a）初始氧化 （b）一次光刻和离子注入硼 （c）退火和杂质再分布 （d）去除表面氧化层 （e）底氧生长 （f）沉积氮化硅并刻蚀场区 （i）场氧化 （j）去除氮化硅、栅氧化、NMOS阈值电压调整 （k）沉积多晶硅并光刻、刻蚀多晶硅图形 （l）离子注入形成PMOS和NMOS的源漏区 （m）低温沉积掺磷二氧化硅 （n）光刻引线孔并回流 （o）沉积金属层并完成金属引线的光刻与刻蚀 GND Vdd Vin Vout * *1 CMOS集成电路制造技术 第一节 引言 VLSI制造的主流技术----MOS（CMOS）工艺技术 。为什么？ 集成度高，低成本，低功耗 第二节 半导体材料：硅 1、电阻率： 从电阻率上分，固体分为三大类。在室温下： 导 体： ρ10-4 Ω·cm 半导体： ρ=10-3 Ω·cm~109 Ω·cm 绝缘体： ρ109 Ω·cm 2．导电能力随温度上升而迅速增加 一般金属的导电能力随温度上升而下降，且变化不明显。 但硅的导电能力随温度上升而增加，且变化非常明显 3．半导体的导电能力随所含的微量杂质而发生显著变化 4．半导体的导电能力随光照而发生显著变化 5．半导体的导电能力随外加电场、磁场的作用而发生变化 6、P型和N型半导体 两种载流子：带负电荷的电子和带正电荷的空穴。 纯净硅称为本征半导体。本征半导体中载流子的浓度在室温下：T＝300K 当硅中掺入Ⅴ族元素P时，硅中多数载流子为电子，这种半导体称为N型半导体。 当硅中掺入Ⅲ族元素B时，硅中多数载流子为空穴，这种半导体称为P型半导体。 介绍几种集成电路工艺 氧化工艺 掺杂工艺：扩散、离子注入 淀积工艺：淀积、金属化 光刻工艺：光刻、刻蚀 第三节 集成电路制造工艺简介 一、氧化工艺 1、氧化用途 杂质扩散掩蔽膜 器件表面保护或钝化膜 电路隔离介质或绝缘介质 电容介质材料 MOS管的绝缘栅材料 2、氧化方法 干法氧化：其氧化空气是纯氧气，温度约在1200?C，以达到可接受的生长速度。硅在分子氧中的氧化按照全反应方程进行： Si（固体）+ O2（气体） SiO2 湿法氧化：其氧化空气中含有水蒸气。温度通常在900?C和1000?C之间，硅在分子水蒸气中的氧化按照全反应方程进行： Si（固体）+2 H2O（气体） SiO2 + 2H2 氧化过程会消耗硅，因为SiO2的体积约为硅的两倍，SiO2层几乎可以在上、下垂直方向等量的生长。 氧化厚度的控制 SiO2的厚度是氧化工艺的一个重要参数，它可以通过氧化的温度和时间来控制。 二、掺杂工艺 在衬底材料上掺入5价磷或3价硼，以改变半导体材料的电性能。掺杂过程是由硅的表面向体内作用的。目前，有两种掺杂方式：扩散和离子注入。 1、扩散 扩散法是将掺杂气体导入放有硅片的高温炉中，将要掺入的杂质扩散到硅片内的一种方法。这种掺杂法的特点是适应于同时对多个硅片的掺杂。扩散分为两步： STEP1 预淀积：将浓度很高的一种杂质元素P或B淀积在硅片表面，余误差分布。 其中，Cs：杂质源原子浓度 D：P的扩散系数 t ：扩散时间 x：扩散深度 STEP2 推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。实验分析表明：浓度分布可由下式表示： 其中，Q：硅片表面浅层的原子浓度 D：P的扩散系数 t ：扩散时间 x：扩散深度 只要控制Q、T、t 三个因素就可以决定扩散深度及浓度。 电阻率与杂质浓度的关系 2、离子注入 利用电场加速杂质离子，将其注入硅衬底中的方法称为离子注入法。离子注入法的特点是可以精确地控制扩散法难以得到的低浓度杂质分布。 其中： 离子