第2章 ARM处理器的体系结构课件.pptVIP

* * * * * * * * 系统模式有操作系统时，内核级别的内存访问。只有操作系统可以访问。 * 硬件自动保存子程序返回地址， 程序返回是软件程序从lr中取得返回地址。 * * * * * * * ARM7TDMI处理器的高级调试特性使应用程序、操作系统和硬件的开发变得更加容易。 2.8 调试接口简介 调试主机： 一台运行调试软件的计算机。 协议转换器： 将调试主机发出的高级命令转换到处理器JTAG接口的低级命令。 调试目标： 具体的硬件目标板。 易虞阴宛泥蚁肪约奉第郝讥又乐哑居滨被专诚槛绥矫稽危滤鼠切侯谓谋矮第2章 ARM处理器的体系结构课件第2章 ARM处理器的体系结构课件 术语 缩语、术语 RISC JTAG 英文全称 Reduced Instruction Set Computing Joint Test Action Group 解 释 精简指令集 联合测试行动小组 祭陆痕哗洼宦收脱簧响睁野加氨缄桩宰窿札水兔蹋欠唁捶哀看肚录揍拳嘻第2章 ARM处理器的体系结构课件第2章 ARM处理器的体系结构课件 * 7小时 * * * * * Intel XScale系列 * * Cache改善了系统的总体性能，但也使程序的执行时间变得不确定，对于实时系统来说这点很关键。于是使用称为紧耦合存储器TCM的存储器实现。TCM是快速SRAM，紧挨内核，保证取值或数据操作的时钟周期数。ARM结合了两项技术。 * Lpc用的是4版本的arm指令集 各种变种见何呈视频 * * * CLZ指令用于计算寄存器中操作数最高端0的个数 。 * * * * * * 可以编写一段代码完成宏函数的功能 * * 执行的时候I才被置位 随着流水线深度的增加，每一段的工作量被消减了，但系统延时增加了。内核执行一条指令前需要更多的周期填充流水线 执行一条分支指令或者直接修改PC而发生跳转时，会使ARM内核清空流水线。ARM10使用分支预测技术。即使产生了一个中断，一条处于执行阶段的指令也会完成 * 只有装载、存储和交换指令可以对存储器中的数据进行访问，特定指令在数据线上出现的是访问数据。 字长 字 加载多寄存器的指令 * * * ARM/Thumb之间的函数调用 　　在无交互的子程序调用中,其过程比较简单。实现调用通常只需要一条指令： 　　BL function 　　实现返回也只需要从LR恢复PC即可： 　　MOV PC, LR 　　 　　如果子函数和父函数不在同一种状态下执行,因为状态切换,需要对函数调用作更多的考虑： 　　① ?BL不能完成状态切换,需要由BX来切换状态。 　　②? BX不能自动保存返回地址到LR,需要在BX之前先保存好LR。 　　③ ?用“BX LR”来返回,不能使用“MOV PC, LR”,因为这条指令同样不能实现状态切换。返回时要仔细考虑保存在LR中最低位的内容是否正确。 　　假如用户直接使用汇编语言进行状态交互跳转,上述的几个问题都需要用手工编码加以处理。如果用户使用高级语言进行开发,不需要为ARM/Thumb之间的相互调用增加额外编码,但是最好要对其调用过程加以了解。 * 系统 (sys) 用于支持操作系统的特权任务等 如硬件 系统复位处于管理模式 中止状态arm7无用 在初始化堆栈时就决定了工作模式 * ARM内部寄存器和一些片内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。 而用户模式不能直接切换到别的模式。 * * 由管理模式切换到用户或者系统 用户模式对cpu访问有限制 状态寄存器某些位用户模式不能访问，系统模式则是可以 * 快速中断少保存了5个寄存器，为什么不把R0-R7都做成独立的呢？通过寄存器传递数据，在中断和普通模式间传递 * 快速中断需要保护的寄存器少，所以快。增加了寄存器，空间换时间 Spsr只有在异常模式下才出现 寄存器类别 通用寄存器和程序计数器 状态寄存器 寄存器在汇编中的名称 R0(a1) R1(a2) R2(a3) R3(a4) R4(v1) R5(v2) R6(v3) R7(v4) R8(v5) R9(SB,v6) R10(SL,v7) R11(FP,v8) R12(IP) R13(SP) R14(LR) R15(PC) CPSR SPSR 各模式下实际访问的寄存器 用户 R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13 R14 R15 CPSR 无 系统 管理 R13_svc R14_svc SPSR_svc 中止 R13_abt R14_abt SPSR_abt 未定义 R13_und R14_und SPSR_und 中断 R13_irq R14_irq SPSR_ir