硅NPN三极管的设计与平面工艺研究马慧莉四川大学物理学院2004级.doc

硅NPN三极管的设计与平面工艺研究 马慧莉 四川大学物理学院2004级微电子专业 摘要：本文介绍根据所要求的设计目标设计出NPN三极管的工艺参数和各区参数，用抛光好的硅片通过氧化、扩散、光刻这三个最基本的平面工序，制备出能用晶体管特性测试仪测试放大特性和击穿特性的硅平面npn晶体管管芯。通过对所制备管芯特性的测试分析，理解工艺条件对硅NPN平面晶体管的参数的影响 关键词：双极晶体管，工艺，放大倍数，击穿电压 一、引言 自从1948年晶体管发明以来，半导体器件工艺技术的发展经历了三个主要阶段：1950年采用合金法工艺，第一次生产出了实用化的合金结三极管；1955年扩散技术的采用为制造高频器件开辟了新途径；1960年，硅平面工艺和外延技术的出现，是半导体器件制造技术的一次重大革新，它不仅使晶体管的功率和频率特性得到明显提高和改善，也使晶体管的稳定性和可靠性有了新的保证。硅外延平面管，在超高频大功率、超高频低噪声、小电流高增益等方面都有了新的突破，达到了更高的水平。在上个世纪，半导体器件制造中，硅外延平面工艺是最普遍采用的一种。有了硅平面工艺，才使人们早已设想的集成电路得以实现，为电子设备的微小型化开辟了新的途径。 双极型晶体管是最先（1947年）出现的三端半导体器件，由两个pn结组成，是两种极性的载流子（电子与空穴）都参与导电的半导体器件，通常有NPN和PNP两种基本结构，在电路中具有放大、开关等主要作用，高速性能尤其突出。近三十年来，金属-氧化物-半导体都场效应晶体管（MOSFET）技太迅速发展，双极型晶体管的突出地位受到了严重挑战，但它在诸如高速计算机、火箭和卫星、现代通信和电力系统方面仍是关键性器件，在高速、大功率、化合物异质结器件以及模拟集成电路等领域还有相当广泛的应用及发展前景。 本实验我们根据所学半导体物理和微电子器件与工艺等知识设计出三极管基区、发射区掺杂浓度和厚度等相关数据，同时也根据实验室的标准条件，通过氧化、扩散、光刻这三个最基本的平面工序在抛光好的硅片制备出能用晶体管特性测试仪测试放大特性和击穿特性的硅平面npn晶体管管芯。 二、NPN硅晶体管的设计 设计目标：放大倍数75, 击穿电压60-80V； （—）晶体管参数设计 要求衬底电阻率为3-6·CM，查表得所对应的Nc=厘米－3。 设B、E区都为均匀掺杂。设： =厘米－3，= 厘米－3，=1.3um. 用浅基区近似,则 可写为： 其中： =340/130=2.6(由表一查得)， ==0.19（由图二查得） 代入各数据求得, β=75时,WB =0.86um. 故设计的NPN型晶体管的各数据为: = 厘米－3，=厘米－3，=1.3um, Wb =0.86um。 基区宽度的验证： 对于高耐压器件，基区宽度的最小值由基区的穿通电压决定。在正常工作下，基区不能穿通。当集电结电压接近雪崩击穿电压时，基区侧的耗尽层宽度为 ……………（4） 为正常工作，应满足，代入数据得， XmB=0.39 um. 对于低频管，基区宽度最大值由值确定。当发射率时，，故基区宽度最大值可估计为： …………（5） 当= 厘米－3时查表得：， 取 ， 代入数据得： Wb11um 所以有基区宽度范围： 0.39umWb11.2um 由前面计算知基区宽度WB =0.86um，在以上所求范围之内，故基区宽度符合要求。 （二）晶体管制工艺参数设计 1．扩散原理 在半导体晶圆中应用扩散工艺形成结需要两步。第一步称为预沉积，第二步称为再分布或推进氧化，两步都是在水平或者垂直的炉管中进行的[3]。 在预沉积过程中硅片被送入高温扩散炉，杂质原子从源转移到扩散炉内。杂质进入硅片中很薄一层，且其表面浓度是恒定的。在硅表面上应生长一薄层氧化物（称为掩蔽氧化层）以防止杂质原子从硅中扩散出去。预沉积为整个扩散过程建立了浓度梯度。表面杂质浓度最高，并随着深度的加大而减小，从而形成了梯度。在预沉积的过程中，要受到以下几个因素的制约：⑴。杂质的扩散率；⑵杂志在晶圆材料中的最大固溶度。 再分布过程中是一个高温过程（1000到1250°C），用以使淀积的杂质穿过硅晶体，在硅片中形成期望的结深。这一步的主要目的有两个：⑴。杂质在晶圆中向深处再分布；⑵。氧化晶圆的暴露表面[3]。这个过程并不向硅片中增加杂质，但是高温环境下形成的氧化物会影响推进过程中杂质的扩散；一些杂质（如硼）趋向于进入生长的氧化物层，而另一些杂质（如磷）会被推离SiO2 [4]。其实在一般的工艺过程中，还有第三步过程，即是激活，使杂质原子与晶格中的硅原子键合，这个过程激活了杂质原子，改变了硅的电导率。 2. 硼、磷扩散温度、时间的选择 在进行晶体管制造的过程中，扩散结深的大小主要由温度来决定，温度越高，扩散速度越快，结深越大，因此要根据结深的大