串行数据检测器课程设计.docVIP

摘 要 分析了时序逻辑电路设计中的状态化简问题,指出了状态化简不会改变电路的逻辑功能,不可能使电路产生错误输出。讨论了串行数据检测器的米里型电路设计和摩尔型电路设计,提出了一种在输入数据稳定的区段进行检测、确定电路状态,在输入数据改换为下一位时输出状态信息,确保系统正常工作的米里型电路设计方法,这种方法对米里型电路的设计有通用性。时序逻辑也叫时态逻辑（temporal logic），是计算机科学里一个很专业很重要的领域。时序逻辑被用来描述为表现和推理关于时间限定的命题的规则和符号化的任何系统，主要用于形式验证。20世纪60年代Arthur Prior提出介入的基于模态逻辑的特殊的时间逻辑系统，这一理论后来被艾米尔 伯努利等逻辑学家进一步发展1.绪论 1 2.设计方案 2 3.电路的原理及其设计 3 4.安装与调试 11 5.结 论 13 参考文献 14  1.绪论 本次试验所需要的选择器有着很重要的应用意义。在当今社会各个领域都发挥着重要的作用，因为它能在触发后产生相应的反应，可以应用在报警器、抢答器等电子产品中，它为人们本次课设所设计的数据选择器在现实生活中带来许多方便之处。接收到本课设时想到的相关内容非常之多：首先是想到了是要有连续的序列脉冲信号输入；其次是要进行以触发器为基础的同步时序电路设计或是以中大规模集成电路为基础的时序电路的设计；最后还应检测一下电路能否自启动。 若以X为输入信号出现，Y为输出信号出现时：以触发器为基础的同步时序电路设计，还要在原始状态图上补充X不是1111码的各种输入的对应状态及其转换关系，建立完整的原始状态图，然后进行状态化简，求触发器的级数、类型以及驱动方程，最后画出逻辑电路；以中大规模集成电路为基础的时序电路设计，则需要将X序列的串行码按连续4位为1组转换成并行码，这样就可以用组合电路检测并行码是否正好是1111。用移位寄存器可实现上述转换。 2.设计方案 我们自己设计电路时，要要让自己设计的电路力求简单，自己反复思考，提升动手能力，加强团队意识。 逻辑抽象，得出电路的状态转换图或状态转换表，就是要求实现的时序逻辑功能表示为时序逻辑函数，可以用状态转换表的形式，也可以用状态转换图的形式。 状态化简的目的就在于将等价状态合并，以求得最简单的状态转换图。 状态分配又称为状态编码。 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程。 根据得到的方程式画出逻辑图。 检查设计的电路能否自启动。如果电路不能自动启动，则需要采取措施加以解决。一种解决方法是在电路开始工作时通过预置数将电路的状态置成有效状态循环中的某一种。另一种解决办法是通过修改逻辑设计加以解决。 3.电路原理及设计 图1. 同步时序逻辑电路的设计过程 时序逻辑电路设计的一般步骤是: (1) 逻辑抽象,画出电路的原始状态转换图、状态转换表。 (2) 状态化简。 (3) 状态编码(即二进制状态分配) ,进而作出状态转移表。 (4) 选定触发器类型,求出电路的逻辑函数表示式(状态方程、驱动方程和输出方程) 。 (5) 画出逻辑图,检测设计的电路能否自启动。这种方法具有一般性,例1 也是依此完成设 计的。 输人数据为输入变量,以X 表示;检测结果为输出变量,以Y 表示。设电路在输入1个时的状态为S0 ,输入—个2以后的状态为S1 ,连续输入3个1以后的状态为S2 ,连续输入4个或4个以上1 以后的状态为S3 ,同时输出Y 为高电平1 。则电路的状态转换图如图1 所示。图1 　原始状态转换图　　图2 　化简后的状态转换图S2 和S3 是等效状态,可以合并为一个状态,化简后的状态转换图如图2 所示。所需触发器个数为2 ,取触发器状态Q1 Q0 的00 、01 和10 分别代表S0 、S1 和S2 ,则有 Q1n+1 = XQ0+ XQ1 Q0n+1= X Q1 Q0 = ( X Q1) Q0 + 1Q0 选用J 、K触发器,则 J1 = XQ0 　　　K1 = X J 0 = XQ1 K0 = 1 电路的输出方程为 Y = XQ1 由上所述,可画出检测电路的逻辑图,如图3 所示。 图A.状态转换图 X 0 /0 /0 /1 /0 1 /0 /0 /0 /0 表A. 状态转换表 卡诺图： Q1Q0 Q1Q0/Y A 00 01 11 10 0 00/0 00/0 00/0 00/0 1 01/0 10/0 11/1 11/0 由图A中可见，S4和S3在同样的输入下有同样的输出，而且转向同样的次态，因而S4和S3为等价状态可以合